Cadence發(fā)布突破性新產(chǎn)品 Integrity 3D-IC平臺，加速系統創(chuàng )新

楷登電子（美國 Cadence 公司）近日正式交付全新Cadenceò Integrity? 3D-IC平臺，這是業(yè)界首款完整的高容量3D-IC平臺，將設計規劃、物理實(shí)現和系統分析統一集成于單個(gè)管理界面中。Integrity 3D-IC平臺支持了Cadence第三代3D-IC解決方案，客戶(hù)可以利用平臺集成的熱、功耗和靜態(tài)時(shí)序分析功能，優(yōu)化受系統驅動(dòng)的小芯片（Chilet）的功耗、性能和面積目標（PPA）。

內容提要：

●   Integrity 3D-IC平臺將設計規劃、物理實(shí)現和系統分析統一集成于單個(gè)管理界面中

●   工程師可以利用該平臺集成的熱、功耗和靜態(tài)時(shí)序分析功能，實(shí)現由系統來(lái)驅動(dòng)的 PPA 目標

●   Cadence第三代3D-IC解決方案，支持超大規模計算、消費電子、5G通信、移動(dòng)和汽車(chē)等廣泛的應用場(chǎng)景

面向超大規模計算、消費電子、5G通信、移動(dòng)和汽車(chē)應用，相較于傳統單一脫節的Die-by-Die設計實(shí)現方法，芯片設計工程師可以利用Integrity 3D-IC平臺獲得更高的生產(chǎn)效率。該平臺提供獨一無(wú)二的系統規劃功能，集成電熱和靜態(tài)時(shí)序分析（STA），以及物理驗證流程，助力實(shí)現速度更快、質(zhì)量更高的3D設計收斂。同時(shí)，3D exploration流程可以通過(guò)用戶(hù)輸入信息將2D設計網(wǎng)表直接生成多個(gè)3D堆疊場(chǎng)景，自動(dòng)選擇最優(yōu)化的3D堆疊配置。值得一提的是，該平臺數據庫支持所有的3D設計類(lèi)型，幫助工程師在多個(gè)工藝節點(diǎn)上同步創(chuàng )建設計規劃，并能夠與使用Cadence Allegro?封裝技術(shù)的封裝工程師團隊和外包半導體組裝和測試（OSAT）供應商無(wú)縫協(xié)作。

Integrity 3D-IC平臺的客戶(hù)可以從多項特性和功能中獲益：

●   統一的管理界面和數據庫：SoC和封裝設計團隊可以對完整系統進(jìn)行完全同步的協(xié)同優(yōu)化，更高效地將系統級反饋集成采納。

●   完整的規劃平臺：集成了完整的3D-IC堆疊規劃系統，支持所有3D設計類(lèi)型，幫助客戶(hù)管理并實(shí)現原生3D堆疊

●   無(wú)縫的設計實(shí)現和工具集成：與 Cadence Innovus? Implementation System設計實(shí)現系統通過(guò)腳本直接集成，簡(jiǎn)單易用，通過(guò)3D裸片分區、優(yōu)化和時(shí)序流程實(shí)現高容量數字設計。

●   集成的系統級分析能力：通過(guò)早期電熱及跨芯片 STA，創(chuàng )建穩健的3D-IC設計，利用早期系統級反饋優(yōu)化全系統 PPA。

●   與Virtuosoò 設計環(huán)境和Allegro封裝協(xié)同設計：通過(guò)層次化的數據庫設計，工程師可以將設計數據從 Cadence模擬及封裝環(huán)境無(wú)縫遷移至系統的不同環(huán)節，快速實(shí)現設計收斂，提高生產(chǎn)效率。

●   用戶(hù)界面簡(jiǎn)單易用：配有流程管理工具的強大的用戶(hù)管理界面，為設計師提供統一的交互方式，執行相關(guān)的系統級3D系統分析流程。

“憑借領(lǐng)先的數字、模擬和封裝設計實(shí)現產(chǎn)品，Cadence一直都在為客戶(hù)提供強大的3D-IC封裝解決方案?！盋adence公司資深副總裁兼數字與簽核事業(yè)部總經(jīng)理滕晉慶 Chin-Chi Teng博士表示，“隨著(zhù)先進(jìn)封裝技術(shù)的進(jìn)步，得益于在3D-IC領(lǐng)域的成功經(jīng)驗，我們看到客戶(hù)的強烈需求，需要開(kāi)發(fā)一款將設計實(shí)現技術(shù)與系統級規劃和分析更加緊密集成的平臺。隨著(zhù)行業(yè)持續推進(jìn)開(kāi)發(fā)更大差異化的3D堆疊裸片配置，全新Integrity 3D-IC平臺將幫助客戶(hù)實(shí)現系統驅動(dòng)的PPA目標，降低設計復雜度，加速產(chǎn)品上市?！?/p>

Intgrity 3D-IC平臺是 Cadence 廣泛 3D-IC 解決方案的組成部分，在數字技術(shù)之上同時(shí)集成了系統、驗證及 IP 功能。廣泛的解決方案支持軟硬件協(xié)同驗證，通過(guò)由 Palladiumò Z2 和 Protium? X2 平臺組成的Dynamic Duo系統動(dòng)力雙劍實(shí)現全系統功耗分析。平臺同時(shí)支持基于小芯片的 PHY IP 互聯(lián)，實(shí)現面向延遲、帶寬和功耗的 PPA 優(yōu)化目標。Intgrity 3D-IC平臺支持與Virtuoso設計環(huán)境和 Allegro技術(shù)的協(xié)同設計，通過(guò)與Quantus? Extraction Solution提取解決方案和Tempus? Timing Signoff Solution時(shí)序簽核解決方案提供集成化的IC簽核提取和STA，同時(shí)還集成了Sigrity? 技術(shù)產(chǎn)品，Clarity? 3D Transient Solver，及Celsius? Thermal Solver熱求解器，從而提供集成化的信號完整性/功耗完整性分析（SI/PI），電磁干擾（EMI），和熱分析功能。全新 Integrity 3D-IC 平臺和更廣泛的 3D-IC 解決方案組合，建立在Cadence SoC 卓越設計和系統級創(chuàng )新的堅實(shí)基礎之上，支持公司的智能系統設計（Intelligent System Design ?）戰略。

客戶(hù)評價(jià)

 “隨著(zhù)3D-IC設計的持續發(fā)展，對設計規劃和3D堆疊裸片系統高效分區的自動(dòng)化需求也越來(lái)越強烈。作為世界領(lǐng)先的納米電子技術(shù)及數字技術(shù)研究與創(chuàng )新中心，得益于和Cadence的長(cháng)期合作，我們成功找到了設計分區的自動(dòng)化方法，以創(chuàng )建最優(yōu)的3D堆疊，通過(guò)增加可用存儲器帶寬進(jìn)一步提升先進(jìn)工藝節點(diǎn)設計的性能，并降低功耗。根據我們研究團隊在多核高性能設計結果，Cadence Integrity 3D-IC平臺將存儲器集成在邏輯流程，實(shí)現了跨芯片（cross-die）設計規劃、設計實(shí)現和多Die的STA?！?/p>

-imec（比利時(shí)微電子研究中心）3D系統集成項目，高級Fellow兼項目總監，Eric Beyne

 “為了使用光學(xué)計算技術(shù)推動(dòng)AI的演進(jìn)加速，我們一直在應用所有芯片設計行業(yè)的最新的、最具創(chuàng )造力的技術(shù)趨勢——多芯片堆疊是其中的一項關(guān)鍵創(chuàng )新。針對構建異構多芯片堆疊設計，擁有一個(gè)完全集成的設計規劃和實(shí)現系統非常重要，該系統可以在單一工具環(huán)境內支持多個(gè)工藝節點(diǎn)技術(shù)。Cadence Integrity 3D-IC 平臺提供了集成了設計實(shí)現和早期系統級分析功能的統一數據庫方案，包括時(shí)序簽核和電熱分析。 它幫助我們使用光學(xué)計算技術(shù)加速AI設計，實(shí)現下一代創(chuàng )新?！?/p>

– Lightelligence Inc. 創(chuàng )始人兼首席執行官，沈亦晨博士

 “構建具有多個(gè)小芯片Chiplet的 2.5D/3D-IC 設計要求越來(lái)越高，比如與硅中介層技術(shù)連接的邏輯芯片和高帶寬存儲器等。為了滿(mǎn)足我們的性能標準，需要在考慮到位置、屏蔽和系統完整性要求的同時(shí)，進(jìn)行自動(dòng)化的中階層布線(xiàn)，并按照構建逐步修正(correct-by-construction)。 Cadence Integrity 3D-IC 平臺將優(yōu)化的中階層設計實(shí)現和系統分析完美集成，提供快速、完整的系統分析，使我們能夠提供滿(mǎn)足超大規模計算和 5G 通信應用的內存帶寬需求的設計?！?/p>

- SaneChips 封裝與測試部研發(fā)負責人 孫拓北