圖騰柱 PFC 級受益于CoolSiC? MOSFET

大多數功率高于 75W的產(chǎn)品都需要在 AC-DC 轉換器中進(jìn)行功率因數校正（PFC），以避免配電網(wǎng)絡(luò )中出現過(guò)高損耗。校正通常是通過(guò)交流電[YD(PSCSAP1] 全波整流并將產(chǎn)生的波形通過(guò)[YD(PSCSAP2] 脈寬調制“升壓”轉換器來(lái)實(shí)現，如圖 1（左）所示。這會(huì )產(chǎn)生穩壓的高壓直流電，同時(shí)迫使線(xiàn)路[YD(PSCSAP3] 電流遵循與線(xiàn)路[YD(PSCSAP4] 電壓相同的波形，從而實(shí)現接近統[YD(PSCSAP5] 一的功率因數。

然而，電路中的橋式整流器在最壞的情況下會(huì )損失近 2% 的轉換效率，因此很難達到“80+ Titanium[YD(PSCSAP6] ”等標準的要求，對于服務(wù)器電源，在230VAC 和 50% 負載條件下，該標準僅允許 4% 的端到端損耗。

圖 1 PFC 排列[YD(PSCSAP7] ，從左到右：傳統、雙升壓、圖騰柱

如圖 1（中）所示，一個(gè)雙升壓布置[YD(PSCSAP8] 在電源路徑中少了兩個(gè)二極管并[YD(PSCSAP9] 提高了效率，但代價(jià)是組件數量和復雜性提高。最佳方法是“無(wú)橋圖騰柱”布置[YD(PSCSAP10] ，如圖 1（右）所示，它使用 MOSFET 進(jìn)行線(xiàn)路整流[YD(PSCSAP11] 、升壓開(kāi)關(guān)和二極管[YD(PSCSAP12] ，器件可依照不同的線(xiàn)路極性改變[YD(PSCSAP13] 功能。由于傳導路徑中沒(méi)有二極管壓降，理論上效率可以接近 100%，并且具備固有的雙向能力等優(yōu)勢。

PFC 工作模式影響效率

Q4 和 Q5 僅在線(xiàn)路頻率（電網(wǎng)頻率）[YD(PSCSAP14] 下開(kāi)關(guān)，因此開(kāi)關(guān)損耗可以忽略不計，并且可以選擇低 RDS(ON) 器件以實(shí)現損耗最小化。然而，Q6 和 Q7 在連續導通模式 (CCM) 下以高頻“硬”開(kāi)關(guān)運行[YD(PSCSAP15] ，因此動(dòng)態(tài)損耗可能很高。在中、高功率下采用CCM是非常必要的，因為非連續和臨界傳導等替代模式會(huì )產(chǎn)生過(guò)多的傳導損耗[YD(PSCSAP16] ，本身固有的高峰值電流也會(huì )產(chǎn)生較大應力。

硬開(kāi)關(guān)操作[YD(PSCSAP17] 時(shí)，升壓 MOSFET 在高漏極電壓下導通[YD(PSCSAP18] ，并伴有[YD(PSCSAP19] 瞬態(tài)損耗。由于體二極管通過(guò)“換向”導通，升壓同步MOSFET在零電壓下導通[YD(PSCSAP20] ，但是這會(huì )將能量 QRR 存儲在體二極管中[YD(PSCSAP21] ，體二極管在隨后導通時(shí)會(huì )放電到升壓開(kāi)關(guān)，再次產(chǎn)生明顯的損耗[YD(PSCSAP22] 。硅MOSFET，即使是超結型，也具有較高的QRR，更糟糕的是，它們的輸出電容COSS和電荷QOSS都很高。COSS 也會(huì )隨著(zhù)漏極電壓擺幅和溫度而變化，通常為 10,000 倍，導致升壓開(kāi)關(guān)關(guān)斷和同步 MOSFET 導通之間的死區時(shí)間成比例變化，因為開(kāi)關(guān)節點(diǎn)電壓諧振上升[YD(PSCSAP23] 。這種效應實(shí)際上限制了電路的高頻操作?？傊?，在圖騰柱 PFC 級[YD(PSCSAP24] 中，硅 MOSFET 的損耗和延遲是不可接受的。

CoolSiC? MOSFET 實(shí)現高效率

寬帶隙[YD(PSCSAP25] 碳化硅（SiC） MOSFET 是一種能夠顯著(zhù)降低損耗的解決方案。對于相同的額定功率[YD(PSCSAP26] ，SiC 管芯更小，產(chǎn)生的 COSS 和 QOSS 更低[YD(PSCSAP27] ，體二極管的 QRR 也低得多。圖 2比較了 Si CoolMOSTM 和 CoolSiCTM  650V 90mΩ級器件的改進(jìn)情況[YD(PSCSAP28] 。SiC MOSFET QRR 隨溫度的變化較小，而 COSS 隨電壓的變化比硅小 1000 倍，因此，損耗要低很多，而且可以將死區時(shí)間設置得更短，以實(shí)現更高效率和更高工作頻率。

圖2 SiC反向恢復遠小于Si。（來(lái)源：英飛凌）

實(shí)際結果

圖騰柱 PFC 電路中的 CoolSiCTM 的性能表現在英飛凌 3.3 kW 參考設計  (EVAL_3K3W_TP_PFC_SIC)中得到了集中展示，該設計在 230VAC 輸入，400VDC 輸出時(shí)達到了 99.1% 的峰值效率（見(jiàn)圖 3）。功率密度為 73W/in3 (4.7 W/cm3)，性能數據也包括了EMI濾波器的損耗和浪涌抑制，以代表完全體現實(shí)際的設計[YD(PSCSAP29] 。從20%負載開(kāi)始，功率因數優(yōu)于0.95，電流總諧波失真(THD)小于10%，滿(mǎn)足EN 61000-3-2的要求。 650V、64mΩ CoolSiCTM MOSFET 型[YD(PSCSAP30]  IMZA65R048M1 可用于[YD(PSCSAP31] 高頻開(kāi)關(guān)，600V、17mΩ CoolMOSTM 部件[YD(PSCSAP32]  IPW60R017C7 可用于[YD(PSCSAP33] 低頻開(kāi)關(guān)。圖 4所示為效率隨負載的變化。

圖3 英飛凌采用 CoolSiCTM MOSFET 的 3.3 kW 圖騰柱 PFC 級[YD(PSCSAP34] 

圖4 英飛凌圖騰柱 PFC 演示板效率隨負載的變化

結論

使用英飛凌 CoolSiCTM MOSFET 可以滿(mǎn)足最嚴格標準的圖騰柱 PFC 級預期效率水平[YD(PSCSAP35] 。 英飛凌CoolSiCTM MOSFET能夠以多種分立和模塊形式提供[YD(PSCSAP36] ，并可以完美匹配[YD(PSCSAP37]  EiceDRIVERTM 柵極驅動(dòng)器、微控制器和電流感測[YD(PSCSAP38]  IC等。

[YD(PSCSAP1]Delete

 [YD(PSCSAP2]以及

 [YD(PSCSAP3]線(xiàn)

 [YD(PSCSAP4]線(xiàn)

 [YD(PSCSAP5]于

 [YD(PSCSAP6]鈦金級

 [YD(PSCSAP7]拓撲

 [YD(PSCSAP8]雙升壓拓撲

 [YD(PSCSAP9]從而

 [YD(PSCSAP10]拓撲

 [YD(PSCSAP11]作為整流管

 [YD(PSCSAP12]續流二極管

 [YD(PSCSAP13]轉換

 [YD(PSCSAP14]工頻

 [YD(PSCSAP15]工作

 [YD(PSCSAP16]在中、高功率下，作為斷續模式和臨界模式的替代，采用CCM是非常必要的，因為斷續模式和臨界模式會(huì )產(chǎn)生過(guò)多的傳導損耗

 [YD(PSCSAP17]工作

 [YD(PSCSAP18]開(kāi)通

 [YD(PSCSAP19]將產(chǎn)生

 [YD(PSCSAP20]開(kāi)通

 [YD(PSCSAP21]但是體二極管Qrr將會(huì )儲能

 [YD(PSCSAP22]這部分能量在升壓開(kāi)關(guān)隨后開(kāi)通時(shí)泄放掉，再次產(chǎn)生很大的損耗

 [YD(PSCSAP23]開(kāi)關(guān)節點(diǎn)電壓共振上升，導致升壓開(kāi)關(guān)關(guān)斷和同步 MOSFET 導通之間的死區時(shí)間需要成比例變化

 [YD(PSCSAP24]Delete

 [YD(PSCSAP25]禁帶

 [YD(PSCSAP26]等級的器件

 [YD(PSCSAP27]帶來(lái)更低的 COSS 和 QOSS

 [YD(PSCSAP28]650V 90mΩ等級器件CoolSiCTM  相比Si CoolMOSTM 改進(jìn)情況

 [YD(PSCSAP29]包括了EMI和浪涌抑制電路的損耗，以呈現一個(gè)實(shí)際應用的設計

 [YD(PSCSAP30]Delete

 [YD(PSCSAP31]作為

 [YD(PSCSAP32]Delete

 [YD(PSCSAP33]作為

 [YD(PSCSAP34]Delete

 [YD(PSCSAP35]圖騰柱 PFC中最高標準的效率要求 [YD(PSCSAP35]

 [YD(PSCSAP36]提供分立和模塊式的多種產(chǎn)品，

 [YD(PSCSAP37]同時(shí)提供與之相匹配的

 [YD(PSCSAP38]檢測