芯和半導體聯(lián)合新思科技業(yè)界首發(fā)，前所未有的“3DIC先進(jìn)封裝設計分析全流程”EDA平臺

國產(chǎn)EDA行業(yè)的領(lǐng)軍企業(yè)芯和半導體發(fā)布了前所未有的“3DIC先進(jìn)封裝設計分析全流程”EDA平臺。該平臺聯(lián)合了全球EDA排名第一的新思科技，是業(yè)界首個(gè)用于3DIC多芯片系統設計分析的統一平臺，為客戶(hù)構建了一個(gè)完全集成、性能卓著(zhù)且易于使用的環(huán)境，提供了從開(kāi)發(fā)、設計、驗證、信號完整性仿真、電源完整性仿真到最終簽核的3DIC全流程解決方案。

隨著(zhù)芯片制造工藝不斷接近物理極限，芯片的布局設計——異構集成的3DIC先進(jìn)封裝（以下簡(jiǎn)稱(chēng)“3DIC”）已經(jīng)成為延續摩爾定律的最佳途徑之一。3DIC將不同工藝制程、不同性質(zhì)的芯片以三維堆疊的方式整合在一個(gè)封裝體內，提供性能、功耗、面積和成本的優(yōu)勢，能夠為5G移動(dòng)、HPC、AI、汽車(chē)電子等領(lǐng)先應用提供更高水平的集成、更高性能的計算和更多的內存訪(fǎng)問(wèn)。然而，3DIC作為一個(gè)新的領(lǐng)域，之前并沒(méi)有成熟的設計分析解決方案，使用傳統的脫節的點(diǎn)工具和流程對設計收斂會(huì )帶來(lái)巨大的挑戰，而對信號、電源完整性分析的需求也隨著(zhù)垂直堆疊的芯片而爆發(fā)式增長(cháng)。

芯和半導體此次發(fā)布的3DIC先進(jìn)封裝設計分析全流程EDA平臺，將芯和2.5D/3DIC先進(jìn)封裝分析方案Metis與新思 3DIC Compiler現有的設計流程無(wú)縫結合，突破了傳統封裝技術(shù)的極限，能同時(shí)支持芯片間幾十萬(wàn)根數據通道的互聯(lián)。該平臺充分發(fā)揮了芯和在芯片-Interposer-封裝整個(gè)系統級別的協(xié)同仿真分析能力；同時(shí)，它首創(chuàng )了“速度-平衡-精度”三種仿真模式，幫助工程師在3DIC設計的每一個(gè)階段，能根據自己的應用場(chǎng)景選擇最佳的模式，以實(shí)現仿真速度和精度的權衡，更快地收斂到最佳解決方案。

芯和半導體聯(lián)合創(chuàng )始人、高級副總裁代文亮博士表示：“在3DIC的多芯片環(huán)境中，僅僅對單個(gè)芯片進(jìn)行分析已遠遠不夠，需要上升到整個(gè)系統層面一起分析。芯和的Metis與新思的 3DIC Compiler的集成，為工程師提供了全面的協(xié)同設計和協(xié)同分析自動(dòng)化功能，在設計的每個(gè)階段都能使用到靈活和強大的電磁建模仿真分析能力，更好地優(yōu)化其整體系統的信號完整性和電源完整性。通過(guò)減少 3DIC 的設計迭代加快收斂速度，使我們的客戶(hù)能夠在封裝設計和異構集成架構設計方面不斷創(chuàng )新?！?/p>