超結高壓MOSFET驅動(dòng)電路及EMI設計

0   引言

近幾年，超結（Super Junction）結構高壓功率MOSFET由于具有非常低的導通電阻(RDSON) 和開(kāi)關(guān)損耗，在各種電源系統中獲得越來(lái)越多的應用。超結結構通過(guò)降低內部晶胞單元的尺寸，采用非常高的單元密度，大幅降低了導通電阻和硅片面積，節省成本。硅片面積的降低也會(huì )導致器件的各種寄生電容降低，器件開(kāi)關(guān)速度更快，開(kāi)關(guān)損耗減小，進(jìn)一步提高系統的效率。

但是，器件過(guò)低的寄生電容導致開(kāi)關(guān)速度過(guò)快，開(kāi)關(guān)過(guò)程中產(chǎn)生過(guò)大的dV/dt 和di/dt，這會(huì )帶來(lái)EMI設計的問(wèn)題及柵極振蕩。因此，對于超結結構高壓MOSFET，需要優(yōu)化系統及驅動(dòng)電路，從而在效率和EMI 之間達到設計的平衡，滿(mǎn)足系統的要求。^[1-4]

作者簡(jiǎn)介：劉松，男，武漢人，碩士，現任職于萬(wàn)國半導體元件有限公司應用中心總監，主要從事開(kāi)關(guān)電源系統、電力電子系統和模擬電路的應用研究和開(kāi)發(fā)工作。獲廣東省科技進(jìn)步二等獎一項，發(fā)表技術(shù)論文60多篇。songliu@aosmd.com。

1   超結結構高壓功率MOSFET的開(kāi)關(guān)特性

在開(kāi)關(guān)過(guò)程中，平面功率MOSFET 的dV/dt、di/dt完全由柵極驅動(dòng)控制，通過(guò)調整外部的柵極電阻就可以控制系統的dV/dt 和di/dt。，但是，超結結構功率MOSFET 柵極電荷、Coss 和Crss 的非線(xiàn)性特性增加，在高壓下電容變得非常小，在低壓時(shí)電容又變得非常大，如果使用柵極電阻值取值范圍小，柵極驅動(dòng)電路的柵極電阻參數不能有效控制其開(kāi)關(guān)特性，如VDS 電壓的變化率主要受輸出電容Coss 和負載電流控制。

如果超結功率MOSFET 想用RG 控制關(guān)斷的dV/dt，RG 必須增加到非常大的值，這又會(huì )導致開(kāi)關(guān)速度非常慢，增加開(kāi)關(guān)損耗和延時(shí)開(kāi)關(guān)。圖1 展示了功率MOSFET柵極驅動(dòng)電阻值非常小的工作波形，從波形可以看到，關(guān)斷的VDS 和ID 波形的交錯區域非常小，類(lèi)似于零電壓開(kāi)關(guān)ZVS 的關(guān)斷模式，因此關(guān)斷損耗非常小，在硬開(kāi)關(guān)電源結構中，可以提高系統的效率。

圖1 功率MOSFET的工作波形

2   驅動(dòng)參數的影響

驅動(dòng)電路設計的關(guān)鍵的控制參數有：外部串聯(lián)的柵極電阻RG，外部并聯(lián)的柵極漏極電容Cgd，以及外部并聯(lián)的漏極源極電容Cds。

超結結構功率MOSFET的柵極驅動(dòng)電阻值較小時(shí)，dV/dt 主要受輸出電容Coss 和最大負載電流的限制；隨著(zhù)負載電流的上升，di/dt 以非?？斓乃俣壬仙?，在大負載電流時(shí)，主要受外部寄生電感和外部應用電路的限制。當柵極驅動(dòng)電阻增加到較大值，di/dt 開(kāi)始部分受到驅動(dòng)電路的限制，dV/dt 情況也基本相同。

如果增大CGD 的值，也就是G、D 外加并聯(lián)電容，就可以使用較小的RG，以控制關(guān)斷的dV/dt，這是一個(gè)比較優(yōu)化的方法。當然，也可以使用增大CDS 的值，D、S 外加并聯(lián)電容的方法來(lái)控制關(guān)斷dV/dt，其缺點(diǎn)是會(huì )增加開(kāi)通電流尖峰和di/dt。

如果功率MOSFET 流過(guò)的負載電流變化范圍大，不外加元件，在關(guān)斷過(guò)程中，dV/dt 和di/dt 也會(huì )在很大范圍內變動(dòng)，給系統的EMI 和器件可靠性帶來(lái)問(wèn)題。

超結結構功率MOSFET 通常需要外加一些元件和柵極電阻相配合，控制器件的開(kāi)關(guān)速度，保持柵極驅動(dòng)電路對器件關(guān)斷過(guò)程的相關(guān)參數可控或部分可控，從而保證器件在極端條件下在可靠工作區工作，或滿(mǎn)足EMI 要求。

柵極電阻低，開(kāi)關(guān)速度更快，開(kāi)關(guān)損耗更低，但會(huì )增加開(kāi)關(guān)過(guò)程中功率MOSFET 的寄生電感和寄生電容所產(chǎn)生的VDS 尖峰電壓，加劇柵極振蕩，同時(shí)增加開(kāi)通和關(guān)斷過(guò)程中電壓和電流上升的斜率dV/dt 和di/dt。反之，增加柵極電阻，會(huì )增加開(kāi)關(guān)過(guò)程中的開(kāi)通損耗和關(guān)斷損耗，減小VDS 的尖峰電壓，減小柵極振蕩，同時(shí)降低在開(kāi)通和關(guān)斷過(guò)程中電壓和電流上升的斜率dV/dt 和di/dt。

(a)外部柵極關(guān)斷電阻對關(guān)斷特性的影響

(b)外部并聯(lián)柵極源極電容對關(guān)斷特性的影響

(c)外部并聯(lián)漏極源極電容對關(guān)斷特性的影響

圖3 不同外部參數對MOSFET關(guān)斷特性的影響

3   驅動(dòng)電路的設計及EMI影響

功率MOSFET 通常由PWM 或其他模式的控制器IC 內部驅動(dòng)源來(lái)驅動(dòng)，為了提高關(guān)斷速度，實(shí)現快速關(guān)斷，降低關(guān)斷損耗，提高系統效率，通常要盡可能降低柵極驅動(dòng)電阻。由于控制器IC 和功率MOSFET 柵極通常在PCB 上有一定距離，因此，在PCB 上會(huì )有一段引線(xiàn)，這條引線(xiàn)越長(cháng)，引線(xiàn)電感越大，儲存的能量越大，關(guān)斷過(guò)程中容易導致柵極振蕩，不僅會(huì )產(chǎn)生EMI 問(wèn)題，還有可能在關(guān)斷過(guò)程中關(guān)斷并不完全，導致其誤開(kāi)通而損壞；同時(shí)，如果過(guò)高的振零尖峰大于VGS 最大額定值，也可能損壞柵極。因此，在很多AC-DC 電源、手機充電器以及適配器的驅動(dòng)電路設計中，通常使用圖4 的驅動(dòng)電路，使用合適的開(kāi)通和關(guān)斷電阻，并使用柵極下拉PNP 管，以減小柵極和源極回路的引線(xiàn)電感。

圖4 的驅動(dòng)電路常用于驅動(dòng)平面結構高壓功率MOSFET，可以在各種性能之間取得非常好的平衡。但是，由于超結結構功率MOSFET 開(kāi)關(guān)速度非?？?，雖然使用這樣的驅動(dòng)電路效率更高，但是，會(huì )產(chǎn)生較大的dV/dt 和di/dt，從而對EMI 產(chǎn)生影響。采用AOD600A70R，其中，R1=150 Ω，R2=10 Ω，R3=10 kΩ，分別在輸入120 V & 60 Hz、264 V & 50 Hz，輸出11 V/4 A，44 W條件下測量關(guān)斷波形，如圖4 所示。

(a)常用柵極驅動(dòng)電路

(b)關(guān)斷波形，120 V & 60 Hz

(c)關(guān)斷波形，264 V & 50 Hz

圖4 常用柵極驅動(dòng)電路及關(guān)斷波形

由于具有足夠的空間，電視機的板上AC-DC 電源、電腦適配器等可以在實(shí)現快開(kāi)關(guān)速度的同時(shí)，通過(guò)電路系統中的各路濾波器實(shí)現EMI 性能。而手機快速充電器內部空間極其有限，因此，無(wú)法通過(guò)周?chē)鸀V波器保證EMI 性能。這種情況就需要優(yōu)化驅動(dòng)電路來(lái)改善系統性能。當然，對于A(yíng)C-DC 電源、電腦適配器，優(yōu)化驅動(dòng)電路同樣可以提高EMI 性能。^[5]

超結結構功率MOSFET 的Coss 和Crss 強烈的非線(xiàn)性特性導致快速開(kāi)關(guān)特性，可以通過(guò)外部柵極- 漏極、漏極- 源極并聯(lián)電容來(lái)改善其非線(xiàn)性特性。在基于圖5的驅動(dòng)電路中，外部并聯(lián)柵極- 漏極電容為11 pF，然后測量關(guān)斷波形。從圖5 的波形可以看到，外部并聯(lián)柵極- 漏極電容可以降低di/dt，但是對dV/dt 的影響很小。從EMI 的測量結果來(lái)看，無(wú)法達到系統要求。為了提高系統安全性，圖中柵極- 漏極電容采用2 顆高壓陶瓷電容串聯(lián)，C1=C2=22 pF。

(a)外部并聯(lián)柵極-漏極電容驅動(dòng)電路

(b)關(guān)斷波形，120 V & 60 Hz

(c)關(guān)斷波形，264 V & 50 Hz

圖5 外部并聯(lián)柵極-漏極電容驅動(dòng)電路及關(guān)斷波形

圖5 的結果表明；柵極驅動(dòng)速度仍然非?？?，為了實(shí)現開(kāi)關(guān)速度、開(kāi)關(guān)損耗和EMI 結果的平衡，去掉柵極二極管和下拉PNP 管，為了能夠控制關(guān)斷dV/dt，漏極- 源極需要并聯(lián)外部電容，如圖6 所示。圖6 的電路中加了1 個(gè)二極管，這樣關(guān)斷和開(kāi)通可以使用不同的柵極電阻值，方便系統設計和調試優(yōu)化；C1=C2=22 pF，C2=47 pF，R1=R2= 5.1 Ω，關(guān)斷波形如圖6 所示。

(a)優(yōu)化EMI的柵極驅動(dòng)電路

(b)關(guān)斷波形，120 V & 60 Hz

(c) 關(guān)斷波形，264 V & 50 Hz

圖6 優(yōu)化的柵極驅動(dòng)電路及關(guān)斷波形

分別在輸入120 V & 60 Hz、264 V & 50 Hz，輸出11 V/4 A、44 W 條件下，使用圖4 的驅動(dòng)電路，測量相關(guān)輻射。測量結果如圖7 所示，其結果或者超標，或者達不到系統的裕量要求。

(a)120 V & 60 Hz，水平

(b)120 V & 60 Hz，垂直

(c)264 V & 50 Hz，水平

(d)264 V & 50 Hz，垂直

圖7 使用圖4驅動(dòng)電路的EMI測試結果

分別在輸入120 V & 60 Hz、264 V & 50 Hz，輸出11 V/4 A、44 W 條件下，使用圖6 的驅動(dòng)電路，測量相關(guān)的輻射，測量結果如圖8 所示，這些結果都達到了系統裕量的要求。

(a)120 V&60 Hz，水平

(b)120 V & 60 Hz，垂直

(c)264 V & 50 Hz，水平

(d)264 V & 50 Hz，垂直

圖8 使用圖6驅動(dòng)電路的EMI測試結果

4   結束語(yǔ)

超結結構功率MOSFET 的Coss 和Crss 電容更強烈的非線(xiàn)性導致更快的開(kāi)關(guān)速度，產(chǎn)生EMI 的設計問(wèn)題。去除常用的柵極下拉快速關(guān)斷三極管，增加外部電容，超結結構功率MOSFET 的開(kāi)關(guān)特性可以較好實(shí)現開(kāi)關(guān)速度、開(kāi)關(guān)損耗和EMI 的平衡。

參考文獻：

[1] 劉業(yè)瑞,劉松.超結結構的功率MOSFET輸出電容特性[J].電子產(chǎn)品世界,2020(8):82-84.

[2] 劉業(yè)瑞,劉松.功率MOSFET輸出電容的非線(xiàn)性特性[J].電子產(chǎn)品世界,2020(10):70-71.

[3] 劉松.再談米勒平臺和線(xiàn)性區:為什么傳統計算公式對超結MOSFET開(kāi)關(guān)損耗無(wú)效[J].今日電子,2018(5):38-40.

[4] 劉松.超結型高壓功率MOSFET結構工作原理[J].今日電子,2013(11):30-31.

[5] 劉松,孫國營(yíng).快充次級同步整流MOSFET對EMI輻射干擾的影響[J].今日電子,2017(8) :32-33.

（本文來(lái)源于《電子產(chǎn)品世界》雜志2021年6月期）