萊迪思單線(xiàn)聚合IP解決方案減少嵌入式系統的設計尺寸，提升穩定性

低功耗可編程器件的領(lǐng)先供應商 萊迪思半導體公司 近日宣布，推出單線(xiàn)聚合（SWA）IP解決方案，在工業(yè)、消費電子和計算等應用中減小系統總體尺寸，降低BOM成本。該解決方案為開(kāi)發(fā)人員提供了快速、簡(jiǎn)便、創(chuàng )新的方式，通過(guò)使用低功耗、小尺寸的萊迪思FPGA來(lái)大幅減少嵌入式設計中電路板之間和組件之間連接器的數量，從而提高穩定性、減少系統總體尺寸、降低成本。

在電子系統中連接各電路板和模塊的連接器不僅價(jià)格較高，還占用設備有限的寶貴空間，且隨著(zhù)設備的使用其性能也會(huì )大打折扣，影響系統的穩定性。位于空間有限的電路板上的多個(gè)連接器之間傳輸信號也會(huì )帶來(lái)設計上的挑戰，拖慢了產(chǎn)品的整體上市時(shí)間。

萊迪思垂直市場(chǎng)經(jīng)理Hussein Osman 表示：“開(kāi)發(fā)人員希望找到創(chuàng )新的方法來(lái)簡(jiǎn)化和加速嵌入式系統的開(kāi)發(fā)，同時(shí)盡可能降低BOM成本。我們全新的SWA解決方案通過(guò)減少系統中連接器的數量可滿(mǎn)足以上三個(gè)需求。該解決方案非常適合新手和FPGA開(kāi)發(fā)專(zhuān)家。它的預配置位流文件可幫助FPGA設計新手快速配置SWA應用，無(wú)需HDL編碼經(jīng)驗；同時(shí)該解決方案支持擴展參數，因此FPGA專(zhuān)家可以輕松地將萊迪思SWA位流與自己編寫(xiě)的HDL代碼結合使用?！?/p>

SWA解決方案采用功耗極低、小尺寸的萊迪思iCE40 UltraPlus? FPGA，為開(kāi)發(fā)人員提供實(shí)現單線(xiàn)接口所需的硬件和軟件，在系統的組件和電路板之間聚合多個(gè)通用I/O（I2C、I2S、UART和GPIO）數據流。萊迪思目前在預配置位流中提供以下聚合I/O配置，以實(shí)現應用的快速原型設計開(kāi)發(fā)。

●   2個(gè)I2S、一個(gè)I2C外設、一個(gè)I2C控制器和八個(gè)GPIO信號

●   6個(gè)I2C控制器和兩個(gè)GPIO信號

●   1個(gè)I2C控制器和12個(gè)GPIO信號

●   3個(gè)I2C控制器、兩個(gè)I2C外設和15個(gè)GPIO信號

●   1個(gè)I2S、一個(gè)I2C控制器，一個(gè)I2C外設和八個(gè)GPIO信號

要求客制化配置的萊迪思客戶(hù)可以免費從萊迪思技術(shù)支持獲取。