<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 業(yè)界動(dòng)態(tài) > 英特爾推出史上最大SOC/FPGA:Stratix 10 SX系列芯片

英特爾推出史上最大SOC/FPGA:Stratix 10 SX系列芯片

作者: 時(shí)間:2017-12-01 來(lái)源:DIGITIMES 收藏

  (Intel)日前宣布Stratix 10 SX系列芯片將開(kāi)始出貨。Stratix 10 SX系列由10個(gè)裝置組成,邏輯單元(logic element;LE)數介于40萬(wàn)~550萬(wàn)個(gè)。每個(gè)裝置都有1個(gè)雙核或4核ARM Cortex-A53處理子系統。而其最接近的競爭產(chǎn)品,賽靈思(Xilinx) Zynq UltraScale + MPSOC EG系列約有110萬(wàn)個(gè)邏輯單元。

本文引用地址:http://dyxdggzs.com/article/201712/372386.htm

  根據EEJournal報導,Stratix 10 SX Cortex-A53的運作時(shí)脈高達1.5GHz,嵌入式存儲器高達229Mb,還有高達5K的DSP模塊(block),11K 18×19乘法器,以及多達144個(gè)以最高30Gbps運行的SerDes收發(fā)器。

  Stratix在規格上大幅超越Zynq,實(shí)際上是更貴、更大、更耗電的不同產(chǎn)品類(lèi)別,這兩個(gè)產(chǎn)品線(xiàn)還有很多不同之處。

  但從相似之處來(lái)看,可程式邏輯結構與處理器子系統的結合是驚人的成功組合。在同個(gè)芯片上結合功能強大的應用處理器與架構,遠遠超過(guò)簡(jiǎn)單的整合,而能大幅增加處理器與其他相關(guān)邏輯、介面、加速器,周邊、存儲器之間可用連結的數量和類(lèi)型。/SoC組合帶來(lái)將與處理器相結合所無(wú)法達到的驚人功能。

  從市場(chǎng)行銷(xiāo)開(kāi)始,賽靈思和就在FPGA-SoC領(lǐng)域采取截然不同的路徑。賽靈思一直非常小心不將Zynq稱(chēng)為FPGA,而更傾向于將其定位為具先進(jìn)功能的SoC。

  Altera則從一開(kāi)始就將其類(lèi)似裝置簡(jiǎn)稱(chēng)為SoC FPGA。事實(shí)上,工程界對SoC及FPGA有廣泛了解,將這些術(shù)語(yǔ)合并的決定反映出這兩家公司對每個(gè)術(shù)語(yǔ)的先入之見(jiàn),及其試圖贏(yíng)得的主要設計師類(lèi)型。

  正在為已了解FPGA并希望FPGA擁有強大處理器的客戶(hù)服務(wù)。賽靈思則在追求用處理器進(jìn)行設計,而可能希望處理器具備一些可程式結構的客戶(hù)。這種差異在行銷(xiāo)材料、工具及裝置本身功能處處可見(jiàn)。賽靈思Zynq裝置包含許多額外的SoC,如即時(shí)和繪圖處理器。英特爾FPGA SoC則是包括ARM核心、更成熟的高階FPGA。

  FPGA本身也有一些顯著(zhù)差異。英特爾的HyperFlex架構在整個(gè)數據路徑中放置了一系列小型鎖存器,創(chuàng )建1個(gè)微管線(xiàn)結構,能讓時(shí)序優(yōu)化工具在關(guān)鍵路徑上更均勻地平衡延遲,從而實(shí)現更快的最大時(shí)脈。在算術(shù)方面,英特爾在其DSP模塊中包含對單精度浮點(diǎn)的支持,賽靈思則未聲稱(chēng)有更快的定點(diǎn)運算。依應用而定,支持浮動(dòng)運算可能會(huì )很有價(jià)值,也可能是浪費資源。

  然而,若想購買(mǎi)帶有嵌入式ARM應用處理器的高階FPGA,則英特爾新推出的14納米FinFET制程Stratix 10 SX是唯一選擇。這些裝置都是單片式設計,所以并未對先進(jìn)的2.5D封裝增加成本,而強大規格應能使其在許多應用中不可或缺,包括英特爾鎖定的5G無(wú)線(xiàn)通訊、軟件定義無(wú)線(xiàn)電、軍用安全運算、網(wǎng)路功能虛擬化(NFV)和資料中心加速。

  特別是在無(wú)線(xiàn)應用領(lǐng)域,觀(guān)察Stratix 10 SX與賽靈思新推出的Zynq RFSoC的采用情況會(huì )非常有趣。前者是款成熟的高階SoC FPGA,內建應用處理器;后者則相當于內建射頻/類(lèi)比部件的中階SoC FPGA。對于每個(gè)特定應用,設計團隊將需要權衡更大的FPGA功能,以及將RF部件整合到同個(gè)裝置的能力,以及成本、功耗和其他常見(jiàn)因素。



關(guān)鍵詞: 英特爾 FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>