集成電路的結構和組成

　　先來(lái)講一講，為啥大家都說(shuō)芯片里有成萬(wàn)上億個(gè)晶體管？晶體管是什么東東？感興趣的可以看看這一部分。

　　一、紙上談IC

　　一般的，我們用由上而下的層級來(lái)認識集成電路，這樣便于理解，也更有條理些。

　?。?）系統級

　　以手機為例，整個(gè)手機是一個(gè)復雜的電路系統，它可以打電話(huà)、可以玩游戲、可以聽(tīng)音樂(lè )、可以嗶--。它由多個(gè)芯片以及電阻、電感、電容相互連接而成，稱(chēng)為系統級。（當然，隨著(zhù)技術(shù)的發(fā)展，將一整個(gè)系統做在一個(gè)芯片上的技術(shù)也已經(jīng)出現多年——SoC技術(shù)）

　?。?）模塊級

　　在整個(gè)系統中分為很多功能模塊各司其職。有的管理電源，有的負責通信，有的負責顯示，有的負責發(fā)聲，有的負責統領(lǐng)全局的計算，等等。我們稱(chēng)為模塊級。這里面每一個(gè)模塊都是一個(gè)宏大的領(lǐng)域，都聚集著(zhù)無(wú)數人類(lèi)智慧的結晶，也養活了很多公司。

　?。?）寄存器傳輸級（RTL）

　　那么每個(gè)模塊都是由什么組成的呢？以占整個(gè)系統較大比例的數字電路模塊（它專(zhuān)門(mén)負責進(jìn)行邏輯運算，處理的電信號都是離散的0和1）為例。它是由寄存器和組合邏輯電路組成的。

　　所謂寄存器就是一個(gè)能夠暫時(shí)存儲邏輯值的電路結構，它需要一個(gè)時(shí)鐘信號來(lái)控制邏輯值存儲的時(shí)間長(cháng)短。

　　現實(shí)中，我們需要時(shí)鐘來(lái)衡量時(shí)間長(cháng)短，電路中也需要時(shí)鐘信號來(lái)統籌安排。時(shí)鐘信號是一個(gè)周期穩定的矩形波?，F實(shí)中秒鐘動(dòng)一下是我們的一個(gè)基本時(shí)間尺度，電路中矩形波震蕩一個(gè)周期是它們世界的一個(gè)時(shí)間尺度。電路元件們根據這個(gè)時(shí)間尺度相應地做出動(dòng)作，履行義務(wù)。

　　組合邏輯呢，就是由很多“與（AND）、或（OR）、非（NOT）”邏輯門(mén)構成的組合。比如兩個(gè)串聯(lián)的燈泡，各帶一個(gè)開(kāi)關(guān)，只有兩個(gè)開(kāi)關(guān)都打開(kāi)，燈才會(huì )亮，這叫做與邏輯。

　　一個(gè)復雜的功能模塊正是由這許許多多的寄存器和組合邏輯組成的。把這一層級叫做寄存器傳輸級。

　　圖中的三角形加一個(gè)圓圈是一個(gè)非門(mén)，旁邊的器件是一個(gè)寄存器，D是輸入，Q是輸出，clk端輸入時(shí)鐘信號。

　?。?）門(mén)級

　　寄存器傳輸級中的寄存器其實(shí)也是由與或非邏輯構成的，把它再細分為與、或、非邏輯，便到達了門(mén)級（它們就像一扇扇門(mén)一樣，阻擋/允許電信號的進(jìn)出，因而得名）。

　?。?）晶體管級

　　無(wú)論是數字電路還是模擬電路，到最底層都是晶體管級了。所有的邏輯門(mén)（與、或、非、與非、或非、異或、同或等等）都是由一個(gè)個(gè)晶體管構成的。因此集成電路從宏觀(guān)到微觀(guān)，達到最底層，滿(mǎn)眼望去其實(shí)全是晶體管以及連接它們的導線(xiàn)。

　　早期的時(shí)候雙極性晶體管（BJT）用的比較多，俗稱(chēng)三極管。它連上電阻、電源、電容，本身就具有放大信號的作用。像堆積木一樣，可以用它構成各種各樣的電路，比如開(kāi)關(guān)、電壓/電流源電路、上面提到的邏輯門(mén)電路、濾波器、比較器、加法器甚至積分器等等。由BJT構建的電路我們稱(chēng)為T(mén)TL（Transistor-Transistor Logic）電路。BJT的電路符號長(cháng)這個(gè)樣子：

　　后來(lái)金屬-氧化物半導體場(chǎng)效應晶體管（MOSFET）的出現，以?xún)?yōu)良的電學(xué)特性、超低的功耗橫掃IC領(lǐng)域。除了模擬電路中BJT還有身影外，基本上現在的集成電路都是由MOS管組成的了。同樣的，由它也可以搭起來(lái)成千上萬(wàn)種電路。而且它本身也可以經(jīng)過(guò)適當連接用來(lái)作電阻、電容等基本電路元件。MOSFET的電路符號如下：

　　如上所述，在實(shí)際工業(yè)生產(chǎn)中，芯片的制造，實(shí)際上就是成千上萬(wàn)個(gè)晶體管的制造過(guò)程。

　　現實(shí)中制造芯片的層級順序就要反過(guò)來(lái)了，從最底層的晶體管開(kāi)始一層層向上搭建。

　　基本上，按照“晶體管-》芯片-》電路板” 的順序，我們最終可以得到電子產(chǎn)品的核心部件——電路板。

　　二、IC的制造

　　想直接看芯片制造的可以直接空降至此。

　　下文中的光刻機主要指步進(jìn)式和掃描式光刻機。

　　1. 首先我們知道，光刻的大致流程是，一個(gè)晶圓（wafer）（通常直徑為300mm）上涂一層光刻膠，然后光線(xiàn)經(jīng)過(guò)一個(gè)已經(jīng)刻有電路圖案（pattern）的掩膜版（mask or reticle）照射到晶圓上，晶圓上的光刻膠部分感光（對應有圖案的部分），接著(zhù)做后續的溶解光刻膠、蝕刻晶圓等處理。然后再涂一層光刻膠，重復上述步驟幾十次，以達到所需要求；

　　2. 簡(jiǎn)化結構請看下圖。掩膜版和晶圓各自安裝在一個(gè)運動(dòng)平臺上（reticle stage and wafer stage）。光刻時(shí)，兩者運動(dòng)到規定的位置，光源打開(kāi)。光線(xiàn)通過(guò)掩膜版后，經(jīng)過(guò)透鏡，該透鏡能夠將電路圖案縮小至原來(lái)的四分之一，然后投射到晶圓上，使光刻膠部分感光。

　　3. 一塊晶圓上有很多die，每一個(gè)die上都刻有相同的電路圖案，即一塊晶圓可以出產(chǎn)很多芯片。一個(gè)die典型的尺寸是26×32mm。光刻機主要有兩種，一種叫做stepper，即掩膜版和晶圓上的某一個(gè)die運動(dòng)到位后，光源開(kāi)、閉，完成一次光刻，然后晶圓運動(dòng)使得下一個(gè)die到位，再進(jìn)行一次光刻，依此類(lèi)推。而另一種光刻機叫做scanner，即光線(xiàn)被限制在一條縫的區域內，光刻時(shí)，掩膜版和晶圓同時(shí)運動(dòng)，使光線(xiàn)以?huà)呙璧姆绞綊哌^(guò)一個(gè)die的區域，從而將電路圖案刻在晶圓上（見(jiàn)下圖（b））。scanner比stepper的優(yōu)勢在于，可以提供更大的die的尺寸。其原因在于，對于一個(gè)固定尺寸的圓透鏡，比如直徑32mm的圓（指投射后的區域大?。?，其允許透過(guò)的光線(xiàn)的區域尺寸是受限的。若采用stepper的step-and-expose方式進(jìn)行光刻，一個(gè)die的區域必須能被包含在直徑32mm的圓中，因此能獲得的最大的die的尺寸為22×22mm；若采用scanner的step-and-scan方式，透鏡能夠提供的矩形區域長(cháng)度可以到26mm（26×8mm）甚至更長(cháng)，將光縫設置為這個(gè)尺寸，使用掃描的方式便可以獲得26×Lmm的區域（L為掃描長(cháng)度）。區域示意見(jiàn)下圖（a）。同樣的透鏡在stepper下可以實(shí)現更大區域的意義在于，當你需要生產(chǎn)尺寸較大的芯片的時(shí)候，換一個(gè)更大的透鏡的費用是昂貴的。

　　4. Scanner的step-and-scan過(guò)程的示意圖如下：

　　5. 為了使每層的電路相互之間不發(fā)生干涉，需要對上下平臺進(jìn)行精密運動(dòng)控制。掃描時(shí)上下平臺應處于勻速運動(dòng)階段。目前最小的層疊誤差小于2nm（單個(gè)機器內）或3nm（不同機器間）。

　　6. 光源的波長(cháng)一般為365、248、193、157甚至13.5 nm（EUV， Extreme Ultraviolet）。因為光刻過(guò)程受到衍射限制，光源波長(cháng)越小，能夠做出的芯片尺寸就越小。

　　7. 在透鏡和晶圓之間加入折射率大于1的液體（如水），可以減小光線(xiàn)波長(cháng)，從而提高NA（數值孔徑）和分辨率。這種光刻機叫浸潤式（immersion）光刻機。

　　8. 世界上做高端光刻機的廠(chǎng)家主要有ASML、Nikon和Canon。佳能大概已經(jīng)不行了。Nikon每年開(kāi)個(gè)會(huì )叫做LithoVision。