關(guān)于實(shí)時(shí)功率GaN波形監視的設計方案

使用壽命預測指標

功率GaN落后于RF GaN的主要原因在于需要花時(shí)間執行數個(gè)供貨商所使用的成本縮減策略。最知名的就是改用6英寸的硅基板，以及更低成本的塑料封裝。對于電源設計人員來(lái)說(shuō)，理解GaN有可能帶來(lái)的性能提升，以及某些會(huì )隨時(shí)間影響到最終產(chǎn)品性能的退化機制很重要。

聯(lián)合電子設備工程委員會(huì ) (JEDEC) 針對硅器件的認證標準經(jīng)證明是產(chǎn)品使用壽命的很好預測指標，不過(guò)目前還沒(méi)有針對GaN的同等標準。要使用全新的技術(shù)來(lái)減輕風(fēng)險，比較謹慎的做法是看一看特定的用例，以及新技術(shù)在應用方面的環(huán)境限制，并且建立能夠針對環(huán)境變化進(jìn)行應力測試和監視的原型機。對于大量原型機的實(shí)時(shí)監視會(huì )提出一些有意思的挑戰，特別是在GaN器件電壓接近1000V，并且dv/dts大于200V/ns時(shí)更是如此。

一個(gè)經(jīng)常用來(lái)確定功率FET是否能夠滿(mǎn)足目標應用要求的圖表是安全工作區域 (SOA) 曲線(xiàn)。圖1中顯示了一個(gè)示例。

圖1.GaN FET SOA曲線(xiàn)示例，此時(shí)Rds-On = 毫歐

硬開(kāi)關(guān)設計

功率GaN FET被用在硬開(kāi)關(guān)和數MHz的諧振設計中。上面展示的零電壓 (ZVS) 或者零電流 (ZCS) 拓撲為數千瓦。SOA曲線(xiàn)的應力最大的區域是右上角的電壓和電流最高的區域。在這個(gè)硬開(kāi)關(guān)區域內運行一個(gè)功率GaN FET會(huì )導致由數個(gè)機制而造成的應力增加。最容易理解的就是熱應力。例如，在使用一個(gè)電感開(kāi)關(guān)測試電路時(shí)，有可能使器件從關(guān)閉時(shí)的電流幾乎為零、汲取電壓為幾百伏，切換到接通時(shí)的電流幾乎瞬時(shí)達到10A。

器件上的電壓乘以流經(jīng)的電流可以獲得瞬時(shí)功率耗散，對于這個(gè)示例來(lái)說(shuō)，在轉換中期可以達到500W以上。對于尺寸為5mm x 2mm的典型功率GaN器件，這個(gè)值可以達到每mm2 50W。所以用戶(hù)也就無(wú)需對SOA曲線(xiàn)顯示的這個(gè)區域只支持短脈沖這一點(diǎn)而感到驚訝了。由于器件的熱限值和封裝的原因，SOA曲線(xiàn)的右上部被看成是一個(gè)脈寬的函數。由于曲線(xiàn)中所見(jiàn)的熱時(shí)間常數，更短的脈沖會(huì )導致更少的散熱。增強型封裝技術(shù)可被用來(lái)將結至環(huán)境的熱阻從大約15°C/W減小到1.2°C/W。由于減少了器件散熱，這一方法可以擴大SOA。

SOA曲線(xiàn)

TI有一個(gè)系列的標準占板面積的功率MOSFET、DualCool™ 和NexFETs™。這些MOSFET通過(guò)它們封裝頂部和底部散熱，并且能夠提供比傳統占板面積封裝高50%的電流。這使得設計人員能夠靈活地使用更高電流，而又無(wú)需增加終端設備尺寸。與硅FET相比，GaN FET的一個(gè)巨大優(yōu)勢就是可以實(shí)現的極短開(kāi)關(guān)時(shí)間。此外，減少的電容值和可以忽略不計的Qrr使得開(kāi)關(guān)損耗低很多。在器件開(kāi)關(guān)時(shí)，電壓乘以電流所得值的整數部分是器件必須消耗的功率。更低的損耗意味著(zhù)更低的器件溫度和更大的SOA。

SOA曲線(xiàn)所圈出的另外一個(gè)重要區域受到Rds-On的限制。在這個(gè)區域內，器件上的電壓就是流經(jīng)器件的電流乘以導通電阻。在圖1所示的SOA曲線(xiàn)示例中，Rds-On為100毫歐。硅MOSFET的溫度取決于它們的Rds-On，這一點(diǎn)眾所周知。在器件溫度從25ºC升高至大約100ºC時(shí)，它們的Rds-On幾乎會(huì )加倍。

動(dòng)態(tài)Rds-On

GaN FET具有一個(gè)復雜的Rds-On，它是溫度，以及電壓和時(shí)間的函數。GaN FET的Rds-On對電壓和時(shí)間的函數依賴(lài)性被稱(chēng)為動(dòng)態(tài)Rds-On。為了預測一個(gè)GaN器件針對目標使用的運行方式，很有必要監視這些動(dòng)態(tài)Rds-On所帶來(lái)的影響。與SOA曲線(xiàn)的溫度引入應力相類(lèi)似，電感硬開(kāi)關(guān)應力電路比較適合于監視Rds-On。這是因為很多潛在的器件退化是與高頻開(kāi)關(guān)和電場(chǎng)相關(guān)的。

圖2是一個(gè)簡(jiǎn)單開(kāi)關(guān)電路，這個(gè)電路中給出了一種在SOA右上象限內實(shí)現循環(huán)電流，并對器件施加應力的方法。

圖2.電感硬開(kāi)關(guān)測試電路

寬帶隙

GaN是一種寬帶隙材料，與硅材料的1.12eV的帶隙相比，它的帶隙達到3.4eV。這個(gè)寬帶隙使得器件在被擊穿前，能夠支持比同樣大小的硅器件高很多的電場(chǎng)。某些器件設計人員常用來(lái)幫助確定器件可靠性的測試有高溫反向偏置 (HTRB)、高溫柵極偏置 (HTGB) 和經(jīng)時(shí)電介質(zhì)擊穿 (TDDB)。這些都是靜態(tài)測試，雖然在驗證器件設計有效性方面是好方法，但是在高頻開(kāi)關(guān)動(dòng)態(tài)效應占主導地位時(shí)，就不能代表典型使用情況。高溫工作壽命 (HTOL) 是器件開(kāi)關(guān)過(guò)程中的動(dòng)態(tài)測試。特定的工作條件由制造商確定，但是這些工作條件通常處于某些標稱(chēng)頻率、電壓和電流下。

早期對于GaN針對RF放大器的使用研究發(fā)現了一個(gè)性能退化效應，此時(shí)器件能夠傳送的最大電流被減少為漏極電壓偏置的函數。這個(gè)隨電壓變化的（捕獲引入）效應被稱(chēng)為“電流崩塌”。在緩沖器和頂層捕獲的負電荷導致電流崩塌或動(dòng)態(tài)Rds-On增加。在施加高壓時(shí)，電荷可被捕獲，并且在器件接通時(shí)也許無(wú)法立即消散。已經(jīng)采用了幾個(gè)器件設計技巧（電場(chǎng)板）來(lái)減少大多數靈敏GaN FET區域中的電場(chǎng)強度。電場(chǎng)板已經(jīng)表現出能夠最大限度地減小RF GaN FET和開(kāi)關(guān)功率GaN FET中的這種影響。

GaN是一種壓電材料。GaN器件設計人員通過(guò)添加一個(gè)晶格稍微不匹配的AIGaN緩沖層來(lái)利用這個(gè)壓電效應。這樣做增加了器件的應力，從而導致由自發(fā)和壓電效應引起的極化場(chǎng)。這個(gè)二維電子氣 (2DEG) 通道就是這個(gè)極化場(chǎng)的產(chǎn)物。具有2DEG通道的器件被稱(chēng)為高電子遷移晶體管 (HEMT)。不幸的是，在器件運行時(shí)，高外加電場(chǎng)也會(huì )導致有害的壓電應力，從而導致另外一種形式的可能的器件退化。對于諸如GaN的新技術(shù)來(lái)說(shuō)，擁有一個(gè)證明可靠性的綜合性方法很重要。如需了解與TI計劃相關(guān)的進(jìn)一步細節，請參考Sandeep Bahl的白皮書(shū)，一個(gè)限定GaN產(chǎn)品的綜合方法。

為了降低成本，功率GaN目前采用的是6英寸硅基板。由于硅和GaN晶格不匹配，會(huì )出現線(xiàn)程脫位。這會(huì )導致晶格缺陷，并增加捕獲的可能性。這些捕獲的影響取決于它們的數量和在器件中的位置。捕獲狀態(tài)，占據或非占據，也是施加的電場(chǎng)和時(shí)間的一個(gè)函數。捕獲充放電可能在最短100ns到最長(cháng)數分鐘的時(shí)間范圍分布。最接近柵極區域的捕獲充電和放電會(huì )調制器件的轉導。所有這些效應是GaN FET的Rds-On的復雜電壓和時(shí)間相關(guān)性的基礎。在限定期間，工程師通常在延長(cháng)的期間內對器件施加DC應力，并且定期移除這一應力，以描述單個(gè)半導體測試的情況。移除器件電壓偏置，即使只有幾秒鐘的時(shí)間，也可以實(shí)現某些捕獲放電，這樣的話(huà)，就不會(huì )影響到與實(shí)際運行相關(guān)的動(dòng)態(tài)Rds-On值了。

總結

與硅FET相比，功率GaN FET具有很多優(yōu)勢，比如說(shuō)更低的開(kāi)關(guān)損耗和更高的頻率切換能力。更高的開(kāi)關(guān)頻率可被用來(lái)增加系統的電源轉換密度。要限定一個(gè)正在使用功率GaN FET的系統，設計人員應該了解可能的退化源，并隨時(shí)監視它們在溫度變化時(shí)的影響。一個(gè)監視動(dòng)態(tài)Rds-ON增加的簡(jiǎn)單方法就是測量時(shí)間和電壓變化過(guò)程中的轉換過(guò)程的效率。為了更好地了解損耗出現的位置，系統被設計成能夠實(shí)時(shí)監視漏極、柵極、源極和器件電流波形。此系統能夠通過(guò)它們的SOA，以1MHz以上的頻率，在電壓高達1000V和電流高達15A時(shí)，硬開(kāi)關(guān)FET。

捕捉和分析實(shí)時(shí)波形可以幫助我們更好地理解高頻效應，比如說(shuō)dv/dt、柵極驅動(dòng)器電感和電路板布局布線(xiàn)，這些在基于GaN的設計中都很關(guān)鍵。監視時(shí)間和溫度范圍內趨勢變化的實(shí)時(shí)信息能夠為我們提供更好的GaN FET退化信息，并使我們對于更加智能器件和控制器產(chǎn)品的需求有深入的理解。