英特爾新Xeon處理器芯片架構大翻新

　　英特爾揭露下半年采用Skylake架構即將推出的新一代Xeon處理器，在芯片設計架構將采全新的網(wǎng)格(Mesh)互連架構，以改善現有CPU存取延遲，以及支持更高內存帶寬的需求，這也是英特爾近年來(lái)最大一次的Xeon核心架構大翻新。

　　英特爾采用Skylake架構的新一代Xeon處理器，在芯片設計架構上將開(kāi)始采用全新的網(wǎng)格(Mesh)互連架構設計，來(lái)取代傳統的環(huán)形(Ring)互連設計方式，以改善CPU存取延遲和支持更高內存帶寬需求。

　　英特爾前不久才預告采用Skylake微架構的新一代Xeon服務(wù)器處理器推出后，將不再沿用E5和E7的命名方式，而改分成白金、金、銀、銅4個(gè)不同等級，最近英特爾更揭露了，下一代Xeon處理器，在芯片設計架構將采全新的網(wǎng)格( Mesh)互連架構，做為CPU核心和高速緩存間存取數據的新途徑，以改善CPU存取延遲， 以及支持更高內存帶寬的需求，這也是英特爾近年來(lái)最大一次的Xeon核心架構大翻新。

　　英特爾是在自家官網(wǎng)揭露了這項重大訊息，而且不只將在做為旗下Intel Xeon Scalable processors全新系列的新一代Xeon處理器(代號為Skylake-SP)才會(huì )采用，甚至也將成為未來(lái)發(fā)展Xeon服務(wù)器級CPU所采用的全新架構設計。

　　有別于前一代的Broadwell微架構(上圖為HCC(高核心數配置)版本的裸芯片)，Xeon處理器芯片上的每顆核心與快取、內存控制器及I/O控制器之間，都采用環(huán)形(Ring)互連方式，利用每個(gè)完整的環(huán)狀路徑，來(lái)進(jìn)行數據存取或控制指令傳遞，雖然設計架構上，可以減少CPU存取延遲和降低傳輸成本，不過(guò)傳送路徑的選擇有限，一旦核心數增加，若還要能夠很快存取數據，又得支持更高內存傳輸帶寬，現有的架構就會(huì )開(kāi)始出現局限。 所以英特爾決定重新設計新的芯片架構，以便于能讓CPU具備更高的延展性。

　　新一代Skylake-SP服務(wù)器處理器將采用全新網(wǎng)格互連架構設計

　　英特爾在新一代Skylake-SP微架構芯片設計上，首次開(kāi)始采用了全新網(wǎng)格互連架構(Mesh Interconnect Architecture)設計方式，從傳統利用環(huán)形連接，到了新設計則全面改采用網(wǎng)格互連的方式，來(lái)進(jìn)行數據存取與控制指令的傳送，因為最小單位可以是以每行、每列來(lái)連接，所以每顆Skylake-SP 核心、快取、內存控制器及I/O控制器之間的路徑選擇變更多元，還可以跨不同的節點(diǎn)互連，以尋找最短的數據傳遞快捷方式，即使是加大核心數量時(shí)，也能夠維持很快存取數據，并支持更高內存帶寬，以及更高速I(mǎi)/O傳輸。

　　英特爾也提供一張Mesh架構設計概念圖，來(lái)說(shuō)明采用新架構的特色。 除了采用新的網(wǎng)狀互連架構外，新一代Xeon處理器架構設計，在對外連接的設計配置上也出現了不少改變，像是做為內存信道管理的內存控制器，就從原來(lái)位在芯片架構底部的位置，被移往芯片中間左右兩側的位置，而做為內部與其他相鄰的處理器連接的系統總線(xiàn)，則重新放置在芯片架構最上方左右兩端處。

　　英特爾也表示，采用了網(wǎng)格互連架構設計的Skylake-SP處理器，還同時(shí)具有低功耗的特性，可以允許處理器操作在較低的處理器頻率速度，以及在相對較低的電壓的環(huán)境上來(lái)進(jìn)行工作，以便于可以提供更好的效能改善，及提高能源使用效率。