加速時(shí)序簽收步伐，應對復雜設計挑戰

目前，花費在時(shí)序收斂與簽收(Timing closure and signoff)上的時(shí)間接近整個(gè)設計實(shí)現流程時(shí)間的40%，復雜設計對實(shí)現時(shí)序收斂提出了更高的要求。但在Cadence公司芯片實(shí)現之簽收與驗證部門(mén)，公司副總裁Anirudh Devgan看來(lái)，傳統的簽收流程卻沒(méi)能跟上這種需求的步伐。為幫助系統級芯片(SoC)開(kāi)發(fā)者加速時(shí)序收斂，將芯片設計快速轉化為可制造的產(chǎn)品，Cadence于近期宣布推出“劃時(shí)代”時(shí)序簽收解決方案Tempus。它有何過(guò)人之處？讓我們一睹為快。

時(shí)序簽收目前在整個(gè)EDA設計流程中扮演了怎樣的角色？其重要性體現在哪里？

時(shí)序簽收是設計在被拿去制造前最后的時(shí)序檢驗步驟。因此，準確性至關(guān)重要。由于有越來(lái)越多的操作條件和操作模式需要驗證，今天我們所看到的時(shí)序簽收步驟需要花費較長(cháng)的時(shí)間。在更小的幾何尺寸上，增加的變量需要更多的制程角進(jìn)行建模，而且設計的復雜性增加了功能操作模式的數量。此外，在設計的實(shí)現時(shí)序和簽收時(shí)序之間總有差異。這些因素增加了在時(shí)序簽收時(shí)所花費的時(shí)間，所需時(shí)間長(cháng)達整個(gè)設計周期的40%。

在邁進(jìn)更先進(jìn)制程工藝的路上，設計人員在時(shí)序簽收領(lǐng)域面臨哪些主要挑戰？傳統方案的不足之處體現在哪里？

由于日益增大的設計尺寸和時(shí)序視圖，如今的挑戰主要體現在通過(guò)時(shí)序簽收收斂所花費的時(shí)間，以及在較先進(jìn)的制程節點(diǎn)上模仿波形效果的能力。當今的時(shí)序簽收解決方案在其對時(shí)序優(yōu)化成功的可預測性上功虧一簣，主要是因為這些解決方案并沒(méi)有與版圖(layout)的物理特性整合在一起。在波形建模領(lǐng)域，延遲計算工具忽略了在較舊的節點(diǎn)上對波形形狀的影響，因為這些影響微乎其微。從28nm制程開(kāi)始，一直持續到16nm，這些影響對輸入波形的外觀(guān)產(chǎn)生非常大的作用，因此在延遲計算期間不能被忽略。

2012年5月，Cadence宣布整合內部所有簽收工具成一個(gè)完整的時(shí)序簽收部門(mén)。做出這樣調整的原因是什么？一年來(lái)，取得了哪些主要成績(jì)？

Cadence已經(jīng)在簽收領(lǐng)域進(jìn)行了大量投入。因為我們意識到，隨著(zhù)設計人員轉向更小的制程節點(diǎn)，如20nm和16nm Finfet，如今的解決方案已經(jīng)無(wú)法跟上復雜設計和制造的步伐。在過(guò)去的一年里，芯片實(shí)現的簽收和驗證業(yè)務(wù)部已經(jīng)獲得采用臺積電20nm和16nm Finfet技術(shù)生產(chǎn)的產(chǎn)品簽收認證。此外，我們的工具也已用于在GlobalFoundries 14nm Finfet 制程節點(diǎn)上進(jìn)行流片的芯片。最近，Cadence又發(fā)布了Tempus這一新的時(shí)序工具，為時(shí)序分析性能和容量重新設定了標準。

Cadence中國的官方微博將Tempus時(shí)序簽收解決方案稱(chēng)為“劃時(shí)代”的產(chǎn)品。我們該如何解讀“劃時(shí)代”這三個(gè)字所包含的意義？

Tempus時(shí)序簽收解決方案的推出具有重要意義。因為它在時(shí)序簽收工具的創(chuàng )新和性能上代表著(zhù)一個(gè)顯著(zhù)的進(jìn)步，利用多處理和ECO特性，比用傳統流程更快地實(shí)現簽收。這是Cadence自主開(kāi)發(fā)的一個(gè)全新的實(shí)現方法，主要特點(diǎn)就是能夠以并行的方式在大量的CPU和機器上運行時(shí)序。在EDA領(lǐng)域，許多并行模式已經(jīng)被本地化到多線(xiàn)程里，只能適合四個(gè)或八個(gè)CPU。但如果采用新的Tempus架構，我們可以在50或100個(gè)CPU上運行，并能極大提升性能和容量。

第二，一個(gè)新的基于路徑分析的方法。我們認為，這個(gè)行業(yè)需要以路徑為基礎的分析，很榮幸，Cadence有一種非常有效的采用了多線(xiàn)程的新算法。

第三，我們已經(jīng)在Cadence解決方案里整合了計時(shí)器、地點(diǎn)和路線(xiàn)，有一個(gè)可在簽收時(shí)序內運行的經(jīng)過(guò)優(yōu)化的環(huán)境。這能解決所有問(wèn)題，包括在設計制程最后階段的優(yōu)化問(wèn)題。因此，以前需要兩周完成的事情，現在在這個(gè)集成的封閉環(huán)境里一天或半天就能完成。

工程師如何從Tempus方案中獲益？

設計人員可以從很多方面獲益。首先，過(guò)去需要花十多個(gè)小時(shí)進(jìn)行分析的大型設計，現在只需一個(gè)小時(shí)即可完成。這就可以讓設計人員完成更多工作，使他們在一天之內手動(dòng)迭代許多ECO。其次，通過(guò)分布式方法，客戶(hù)可以使用他們的內存容量較小的舊電腦的服務(wù)器來(lái)分析非常大的設計項目。如今，一個(gè)兩億門(mén)的實(shí)例設計需要計算服務(wù)器具有高達1TB的物理內存。這種相同的設計可以用只占部分內存容量的計算資源進(jìn)行分析。 第三，基于路徑式分析的性能得到大幅提升，可減少設計人員對較大部分的設計的悲觀(guān)估計。這就縮短了修復虛假時(shí)序違規的時(shí)間，還可最大限度地減少面積和功耗。