基于 FPGA 的 MIL-STD-1553 – 更佳適合系統

基于現場(chǎng)可編程門(mén)陣列 (FPGA) 核心的實(shí)施體現了先進(jìn)的現代航空電子設計方法。這項技術(shù)具有著(zhù)多種優(yōu)勢,如廢棄組件管理、降低設計風(fēng)險、提高集成度、減小體積、降低功耗和提高故障平均間隔時(shí)間(MTBF)等,吸引著(zhù)用戶(hù)將原來(lái)的系統遷移到此項技術(shù)。MIL-STD-1553 的市場(chǎng)可能隨著(zhù)這種趨勢而繁榮起來(lái);事實(shí)上,某些客戶(hù)已經(jīng)覺(jué)得這項技術(shù)的實(shí)施有點(diǎn)姍姍來(lái)遲。

MIL-STD-1553 核心帶來(lái)了多種好處,它代表著(zhù)徹底告別了 ASIC 傳統。FPGA 中加入一項知識產(chǎn)權核心,就獲得了一種與眾不同的特性,而成為一個(gè)非常專(zhuān)業(yè)的高級子系統。這為增強 MIL-STD-1553 的設計提供了千載難逢的機會(huì )。

軍用系統設計面臨的問(wèn)題

由于競爭的壓力和對最佳戰斗性能無(wú)止境的追求,軍用航空電子從簡(jiǎn)單、獨立的設備發(fā)展到如今以每秒百萬(wàn)位乃至更快的速度交換信息的高級智能系統網(wǎng)絡(luò )。這也帶來(lái)了必須克服的許多設計問(wèn)題。

在要求高性能的軍用設計中,每項設計都要減少空間、功耗和重量,滿(mǎn)足這些要求至關(guān)重要。這項要求直接作用于芯片級別,單一芯片體積減小后對所需板卡的要求也會(huì )降低,從而降低了對封裝外殼、固定元件、冷卻器件甚至是電源的要求。同樣,每多增加一個(gè)組件,都會(huì )增加一些引發(fā)故障的機會(huì )。減少芯片數量的設計必然有助于緩解這些問(wèn)題。

廢棄則是像 MIL-STD-1553 設計實(shí)施這類(lèi)長(cháng)期項目所面臨的另一個(gè)問(wèn)題。每個(gè)組件無(wú)論其是由世界最大的制造商提供,還是來(lái)自于產(chǎn)量較小的專(zhuān)業(yè)供應商,都存在著(zhù)廢棄的風(fēng)險。單一來(lái)源的組件不但面臨著(zhù)被廢棄的風(fēng)險,還有個(gè)長(cháng)期價(jià)格保護的問(wèn)題,特別是那些從原有項目繼承的設計,這個(gè)問(wèn)題更為明顯。對于已經(jīng)部署的系統,由于所涉及的代價(jià)過(guò)高,應盡量避免由于廢棄組件而重新對系統進(jìn)行驗證。

表 1. 設計問(wèn)題 — 航空電子總線(xiàn)結構




當系統架構師指定一種系統設計時(shí),必然會(huì )存在架構無(wú)法正確實(shí)現的某種風(fēng)險。一個(gè)非常典型的問(wèn)題是：經(jīng)常在設計過(guò)程中或架構確定很久之后（如在集成階段）,才知道需求有所變化。這些變化一般都會(huì )增加對架構的要求,并提出一些關(guān)于設計的常見(jiàn)問(wèn)題,如：設計足夠靈活嗎？能提供充分的處理能力嗎？功能在硬件和軟件之間是否得以有效且高效地進(jìn)行了區分？能達到關(guān)鍵時(shí)間要求嗎？

理想狀況下,所選定的架構應功能強大、應用靈活,足以在初始部署階段就將風(fēng)險降到最低,并且提供了一個(gè)允許系統隨著(zhù)時(shí)間發(fā)展的平臺。

理想條件下,一個(gè) MIL-STD-1553 設計師可以采用傳統的技術(shù),使用有多個(gè)來(lái)源的 COTS 組件來(lái)解決這些問(wèn)題。這種由大量市場(chǎng)提供的組件在性?xún)r(jià)比上有明顯的優(yōu)勢。如果 MIL-STD-1553 設計師也能夠采用使手機如此普及、掌上電腦這樣物美價(jià)廉、整個(gè)工業(yè)化世界都應用網(wǎng)絡(luò )通訊的相同技術(shù),該有多好！如今夢(mèng)想已成現實(shí) — 幸虧有了“知識產(chǎn)權”(IP) 技術(shù)。



MIL-STD-1553 簡(jiǎn)介

請看一下數據傳輸路徑,即圖 1 中的 MIL-STD-1553 總線(xiàn)結構。MIL-STD-1553 是一種定義數據總線(xiàn)的電子和協(xié)議特點(diǎn)的軍用標準。作為一種在軍用和商用領(lǐng)域廣泛應用超過(guò) 25 年之久的總線(xiàn),并且符合 MIL-STD-1553 標準,它能以 1 百萬(wàn)比特/秒的速率高度精確、極為可靠地傳輸數據。




圖 1. 典型的 MIL-STD-1553 總線(xiàn)結構 — 將“總線(xiàn)控制器”、“總線(xiàn)監視器”和“遠程終端” (RT) 相連接的總線(xiàn)。每個(gè) RT 都將一個(gè)子系統 (LRU) 連接到總線(xiàn)。

根據 MIL-STD-1

553 標準的規定,總線(xiàn)結構由三個(gè)不同的硬件組成：
　　· 總線(xiàn)控制器 — 總線(xiàn)控制器是總線(xiàn)上唯一允許在數據總線(xiàn)上發(fā)出命令,并負責引導數據總線(xiàn)中數據流的硬件設備。如果同時(shí)有幾個(gè)終端可以實(shí)現總線(xiàn)控制器的功能,同一時(shí)間內只能有一個(gè)處于活動(dòng)狀態(tài)。

　　· 總線(xiàn)監視器 — 總線(xiàn)監視器是一個(gè)可以監控總線(xiàn)上信息交換的終端。它可以用于飛行測試記錄、飛行故障診斷、維護記錄與任務(wù)分析,同時(shí)還可作為一個(gè)備用總線(xiàn)控制器,它有足夠的信息可以接替總線(xiàn)控制器。然而,總線(xiàn)監視器是一個(gè)被動(dòng)的設備,它不能報告所傳輸信息的狀態(tài)。

　　· 遠程終端 — 每個(gè)遠程終端都包括在數據總線(xiàn)和子系統間傳輸數據所必須的電子器件和支持性中間件。對于 MIL-STD-1553,子系統就是所傳輸數據的發(fā)送者和接收者。這些終端不能作為總線(xiàn)控制器或總線(xiàn)監視器使用。

MIL-STD-1553 系統實(shí)施

像其它軍用網(wǎng)絡(luò )技術(shù)一樣,航空電子市場(chǎng)中的 MIL-STD-1553 測試和仿真實(shí)施也經(jīng)歷了從龐大的 DEC Unibus 卡到 19 英寸的通過(guò)機架安裝的組件,又發(fā)展到用于 VME 和 PCI 系統上的較小、較為集成的多通道背板,現在又出現了更小、集成度更高的 PCMCIA 接口。圖 2 描述了專(zhuān)用的 MIL-STD-1553 ASIC 芯片制造商的實(shí)施從離散的協(xié)議和收發(fā)器芯片組精簡(jiǎn)到單一的體積小、功耗低的 ASIC 的發(fā)展過(guò)程。

　　

圖 2 — 基于核心的系統發(fā)展過(guò)程 — 過(guò)去 25 年來(lái),航空市場(chǎng)經(jīng)歷了迅速的技術(shù)進(jìn)步,使 MIL-STD-1553 系統的體積顯著(zhù)減小。

過(guò)去,典型的 MIL-STD-1553 系統一般都由多個(gè) COTS 組件構成。MIL-STD-1553 I/O過(guò)去通常由單一來(lái)源的帶有內部處理功能的 ASIC 提供,這種內部處理可提供消息處理與緩沖以及對 MIL-STD-1553 比特流進(jìn)行編解碼等。ASIC 中可能含有也可能沒(méi)有向 MIL-STD-1553 總線(xiàn)提供物理接口的收發(fā)器組件。每個(gè) ASIC 為一個(gè)雙冗余 MIL-STD-1553 通道提供此功能,所以支持多個(gè) MIL-STD-1553 通道的系統就需要多個(gè) ASIC 和收發(fā)器。與每個(gè) MIL-STD-1553 總線(xiàn)的連接是通過(guò)板載變壓器實(shí)現的。最后,由一個(gè)或幾個(gè)可編程的 FPGA 設備將 MIL-STD-1553 ASIC 連接到主系統,并提供更多的系統功能,如其他 I/O、存儲器訪(fǎng)問(wèn) 和處理器接口等。

FPGA 有多種密度,通常以邏輯單元或門(mén)來(lái)度量。它們有多種形式架構,提供了豐富的 I/O 引腳可供使用。FPGA 還可提供內部存貯器。例如,當前由Xilinx 推出的一流的 FPGA 存貯容量比三年前約增加了 10 倍。而且還提高了內部速度,降低了成本。

現代 FPGA 海量的存貯和功能使其成為 MIL-STD-1553 設計最理想的選擇。其核心為預先定義的、且經(jīng)過(guò)測試的功能,這些功能可以應用到 FPGA 設計中。促使工程師們?yōu)?MIL-STD-1553 實(shí)施選擇 IP 設計的原因有很多,其中包括：

廢棄部件管理 — 利用 IP 核心可以顯著(zhù)地降低廢棄的風(fēng)險。設計師不會(huì )束縛于某一個(gè)特定的部件、甚至是 FPGA 制造商。這與隨時(shí)可能會(huì )被放棄的單一來(lái)源的專(zhuān)用 MIL-STD-1553 協(xié)議 ASIC和處理器（及其制造方法）形成了鮮明的對比。對電路實(shí)施 FPGA后,設計可移值到最新的 FPGA 中,一般都無(wú)須改變其功能,減少了對軟件的修改（通常是項目中成本最大的部分）。

減小體積、提高可靠性、降低功耗和重量 — 將多種功能,包括處理器、I/O、MIL-STD-1553 和背板電路綜合到單一的 IC

中,可顯著(zhù)地減少部件數量、板卡空間和熱負荷。這樣就增加了可靠性,進(jìn)而提高了 MTBF。減少部件數量可以降低飛行設備系統對重量、空間及功耗的需求。如圖 3 所示,設計人員可以將多種功能綜合到單一的邏輯設備中,減少了部件的數量和體積。
降低成本 — 由于實(shí)施了 FPGA 核心,生產(chǎn)和生命周期的成本會(huì )隨著(zhù)時(shí)間而下降。FPGA 價(jià)格歷來(lái)是隨著(zhù)項目的進(jìn)行而顯著(zhù)地下滑,而 ASIC 在長(cháng)期的生產(chǎn)過(guò)程中價(jià)格卻會(huì )上漲。很多航空電子系統已經(jīng)在其設計中采用了 FPGA,一個(gè) MIL-STD-1553 核心實(shí)例可以輕松地融入現有的芯片或同系列的其他更密集的芯片中。單一 FPGA 中集中了多通道實(shí)例可進(jìn)一步節省成本,只因為單一 FPGA 內可以容納多個(gè)通道接口。



圖 3 — 單一芯片上的多個(gè)實(shí)例 — MIL-STD-1553 技術(shù),如 Condor Engineering的 FlightCORE,支持將多個(gè)通道集成在單一的芯片中。

便于重新編程 — 由于支持對現場(chǎng)硬件的重新編程,核心的實(shí)施顯著(zhù)降低了設計風(fēng)險。如果系統需求發(fā)生變化,或者要修復一個(gè)錯誤時(shí),基于 FPGA 的設計可以在軟件的控制下進(jìn)行升級。這種靈活性還可以在硬件構造完成后,在硬件和軟件間重新區分功能。例如,如果在集成階段發(fā)現軟件不能有效地響應一個(gè)實(shí)時(shí)事件,可以將該功能下移到 FPGA 級別,這樣就將原由軟件實(shí)現的功能轉化為硬件功能。

適應多種機體 — 靈活、可重新編程的解決方案適于為多種機體構架或針對多用途基礎設計的飛航測試線(xiàn)上可更換件 (LRU)。由于 USAF和 NATO 的多種機體采用從 MIL-STD-1553B 標準分離出來(lái)的協(xié)議,所以多種機體的 LRU 需要靈活、可編程的設計。某些設計實(shí)施了通過(guò)特殊的子地址或模式代碼協(xié)議進(jìn)行尋址擴展的數據集。很多固定翼和可旋轉翼飛機同時(shí)采用了較老的 MIL-STD-1553A 和 MIL-STD-1553B LRU,這就要求總線(xiàn)控制器和總線(xiàn)監視器能夠處理不同的協(xié)議。

對 MIL-STD-1553 系統設計采用基于核心的實(shí)施

現代 FPGA 的強大功能使其成為 MIL-STD-1553 設計的理想選擇,這就是 Condor Engineering 推出 FlightCORE 的原因。FlightCORE 是一種允許設計人員在各種 Altera 和 Xilinx 的 FPGA中輕松實(shí)現無(wú)版權的實(shí)例化設計的 MIL-STD-1553 IP。多數情況下,利用Xilinx 綜合技術(shù) (XST) 或 Altera Quartus II 集成綜合技術(shù) (QIS),FlightCORE 1553 可以在兩天內成功地集成。如圖 4 所示,用戶(hù)只須將 Condor Engineering 的 IP 核心與其自身邏輯和 Condor Engineering 的個(gè)別化模塊 (3mm x 3mm) 集成,即可實(shí)現高性能的 MIL-STD-1553設計。FlightCORE 還允許開(kāi)發(fā)人員選擇存儲器的大小以恰好地與其系統需求相匹配。圖 4 還顯示了可以實(shí)施內部存貯和/或外部雙端口隨機存貯器。該產(chǎn)品還提供了 Manchester II 編碼與解碼、消息協(xié)議驗證與合法化及為接口控制和編程實(shí)施簡(jiǎn)單的共享存貯架構等所有的必要組件。只需增加外部收發(fā)器即可,如標準的 COTS MIL-STD-1553 或 RS-485 收發(fā)器。

圖 4 — 豐富性 — 由于 Condor Engineering FlightCORE 提供了同步總線(xiàn)控制器、單一遠程終端和總線(xiàn)監視器運行模式,所以它可擔任這三種角色。

單一芯片上集中多個(gè)實(shí)例

類(lèi)似 Condor Engineering 的FlightCORE 這樣的 MIL-STD-1553 解決方案需要少量的 FPGA 資源,約為 3,000 個(gè)邏輯單元,148K 比特的內存和不到 20 個(gè)的引腳（不包括外部主存總線(xiàn)）。較小的體積使在單一芯片上放置多

個(gè)相互獨立的實(shí)例成為可能,如圖3 所示,某些程序可以在單一 FPGA上集中 8 到 10 個(gè)實(shí)例。
結論

FPGA 與其容納的“知識產(chǎn)權”使設計人員可以對 LRU 進(jìn)行修改或專(zhuān)門(mén)設計,以適應不同的航空電子通信、武器系統和日新月異的升級之間的微小差異。像 Condor Engineering 的 MIL-STD-1553、1 兆和10 兆的FlightCORE IP 這樣的通信核心,提供了一種直接而靈活的方法,可有效地解決日益增長(cháng)的功能和廢棄問(wèn)題。