長(cháng)江存儲在3D NAND存儲器研發(fā)領(lǐng)域取得標志性進(jìn)展

　　近日，由國家存儲器基地主要承擔單位長(cháng)江存儲科技有限責任公司(以下簡(jiǎn)稱(chēng)“長(cháng)江存儲”)與中國科學(xué)院微電子研究所聯(lián)合承擔的3D NAND存儲器研發(fā)項目取得新進(jìn)展。據長(cháng)江存儲CEO楊士寧在IC咖啡首屆國際智慧科技產(chǎn)業(yè)峰會(huì )(ICTech Summit 2017)上介紹，32層3D NAND芯片順利通過(guò)電學(xué)特性等各項指標測試，達到預期要求。該款存儲器芯片由長(cháng)江存儲與微電子所三維存儲器研發(fā)中心聯(lián)合開(kāi)發(fā)，在微電子所三維存儲器研發(fā)中心主任、長(cháng)江存儲NAND技術(shù)研發(fā)部項目資深技術(shù)總監霍宗亮的帶領(lǐng)下，成功實(shí)現了工藝器件和電路設計的整套技術(shù)驗證，向產(chǎn)業(yè)化道路邁出具有標志性意義的關(guān)鍵一步。

　　在大數據需求驅動(dòng)下，存儲器芯片已是電子信息領(lǐng)域占據市場(chǎng)份額最大的集成電路產(chǎn)品。我國在存儲器芯片領(lǐng)域長(cháng)期面臨市場(chǎng)需求大而自主知識產(chǎn)權和關(guān)鍵技術(shù)缺乏的困境，開(kāi)展大容量存儲技術(shù)的研究和相關(guān)產(chǎn)品研制迫在眉睫。傳統平面型NAND存儲器在降低成本的同時(shí)面臨單元間串擾加劇和單字位成本增加等技術(shù)瓶頸。尋求存儲技術(shù)階躍性的突破和創(chuàng )新，是發(fā)展下一代存儲器的主流思路。

　　3D NAND是革新性的半導體存儲技術(shù)，通過(guò)增加存儲疊層而非縮小器件二維尺寸實(shí)現存儲密度增長(cháng)，從而拓寬了存儲技術(shù)的發(fā)展空間，但其結構的高度復雜性給工藝制造帶來(lái)全新的挑戰。經(jīng)過(guò)不懈努力，工藝團隊攻克了高深寬比刻蝕、高選擇比刻蝕、疊層薄膜沉積、存儲層形成、金屬柵形成以及雙曝光金屬線(xiàn)等關(guān)鍵技術(shù)難點(diǎn)，為實(shí)現多層堆疊結構的3D NAND陣列打下堅實(shí)基礎。

　　存儲器的可靠性是影響產(chǎn)品品質(zhì)的重要一環(huán)，主要評估特性包括耐久性、數據保持特性、耦合和擾動(dòng)，國際上在3D NAND領(lǐng)域的公開(kāi)研究結果十分有限。器件團隊通過(guò)大量的實(shí)驗和數據分析，尋找影響各種可靠性特性的關(guān)鍵因素，并和工藝團隊緊密協(xié)作，完成了器件各項可靠性指標的優(yōu)化，最終成功實(shí)現了全部可靠性參數達標。

　　在電路設計層面，堆疊三維陣列的集成研發(fā)面臨比平面型NAND更復雜的技術(shù)問(wèn)題，需要結合三維器件及陣列結構特點(diǎn)進(jìn)行分析和優(yōu)化。設計團隊對三維存儲結構進(jìn)行建模，采用根據層數可調制的編程、讀取電壓配置，補償了器件特性隨陣列物理結構的分布差異，降低了單元串擾影響。并且，應用了諸多創(chuàng )新性的先進(jìn)設計技術(shù)，保證了芯片達到產(chǎn)品級的功能和性能指標。

　　3D NAND存儲器芯片研發(fā)系列工作得到了國家集成電路產(chǎn)業(yè)基金、紫光控股、湖北省國芯投資、湖北省科投的大力支持。

　　圖1. 3D NAND陣列TEM照片

　　圖2. 芯片版圖布局(左)，擦除操作測試波形(右)