中國EDA工具受制于人 是否存在安全風(fēng)險？

　　說(shuō)到CPU、SoC想必很多人不會(huì )陌生，但如果提到EDA工具，可能很多人就從未聽(tīng)說(shuō)過(guò)了。其實(shí)，EDA工具在芯片設計中發(fā)揮著(zhù)巨大的作用，甚至可以說(shuō)，如果沒(méi)有EDA工具，超大規模集成電路設計就幾乎是一件不可能完成的任務(wù)。那么，什么是EDA工具?中國在EDA工具上和國外差距有多大?在EDA工具上完全受制于人會(huì )存在安全風(fēng)險么?

　　什么是EDA工具

　　EDA工具是電子設計自動(dòng)化(Electronic Design Automation)的簡(jiǎn)稱(chēng)，是從計算機輔助設計(CAD)、計算機輔助制造(CAM)、計算機輔助測試(CAT)和計算機輔助工程(CAE)的概念發(fā)展而來(lái)的。利用EDA工具，工程師將芯片的電路設計、性能分析、設計出IC版圖的整個(gè)過(guò)程交由計算機自動(dòng)處理完成。

　　由于上世紀六十七年代，集成電路的復雜程度相對偏低，這使得工程師可以依靠手工完成集成電路的設計、布線(xiàn)等工作。但隨著(zhù)集成電路越來(lái)越復雜，完全依賴(lài)手工越來(lái)越不切實(shí)際，工程師們只好開(kāi)始嘗試將設計過(guò)程自動(dòng)化，在1980年卡弗爾米德和琳康維發(fā)表的論文《超大規模集成電路系統導論》提出了通過(guò)編程語(yǔ)言來(lái)進(jìn)行芯片設計的新思想，加上集成電路邏輯仿真、功能驗證的工具的日益成熟，使得工程師們可以設計出集成度更高且更加復雜的芯片。

　　1986年，硬件描述語(yǔ)言Verilog問(wèn)世，Verilog語(yǔ)言是現在最流行的高級抽象設計語(yǔ)言。1987年，VHDL在美國國防部的資助下問(wèn)世。這些硬件描述語(yǔ)言的問(wèn)世助推了集成電路設計水平的提升。隨后，根據這些語(yǔ)言規范產(chǎn)生的各種仿真系統迅速被推出，這使得設計人員可對設計的芯片進(jìn)行直接仿真。隨著(zhù)技術(shù)的進(jìn)步，設計項目可以在構建實(shí)際硬件電路之前進(jìn)行仿真，芯片布線(xiàn)布局對人工設計的要求和出錯率也不斷降低。

　　時(shí)至今日，盡管所用的語(yǔ)言和工具仍然不斷在發(fā)展，但是通過(guò)編程語(yǔ)言來(lái)設計、驗證電路預期行為，利用工具軟件綜合得到低抽象級物理設計的這種途徑，仍然是數字集成電路設計的基礎。一位從事CPU設計的工程師表示，“在沒(méi)有EDA工具之前，搞電路要靠人手工，對于大規模集成電路有上億晶體管的設計用手工簡(jiǎn)直是不可為的?？梢哉f(shuō)有了EDA工具，才有了超大規模集成電路設計的可能”。

　　中國EDA工具完全依賴(lài)國外

　　中國半導體行業(yè)協(xié)會(huì )IC設計分會(huì )理事長(cháng)、清華大學(xué)微電子所所長(cháng)魏少軍曾表示，“我們要改變以往那種使用先進(jìn)工藝就代表是先進(jìn)水平的錯誤認識，Intel用0.13微米工藝能作出2GHz而我們要用45nm才能實(shí)現，這就是差距?？焖偬嵘覀冏约旱腎C基礎設計能力迫在眉睫，這是改變目前中國IC設計業(yè)嚴重依賴(lài)EDA工具和制造工藝才能實(shí)現芯片性能提升的根本途徑，而依賴(lài)并濫用IP則導致了中國SoC設計的同質(zhì)化”。

　　清華大學(xué)微電子所所長(cháng)魏少軍提到的“依賴(lài)并濫用IP則導致了中國SoC設計的同質(zhì)化”指的是國內眾多IC設計公司大多依賴(lài)于A(yíng)RM的IP授權開(kāi)發(fā)SoC，由于都是購買(mǎi)ARM的Cortex A53、A72、A73等產(chǎn)品，同質(zhì)化是必然的?！爸袊鳬C設計業(yè)嚴重依賴(lài)EDA工具和制造工藝才能實(shí)現芯片性能提升的根本途徑”指的是很多中國國產(chǎn)SoC/CPU性能的提升嚴重依賴(lài)于購買(mǎi)更好的EDA工具和采用更好的制造工藝。對于依賴(lài)更好的制造工藝和嚴重依賴(lài)國外IP，因不屬于本文范圍不做討論，重點(diǎn)說(shuō)下中國在EDA工具上完全依賴(lài)國外產(chǎn)品。

　　EDA軟件方面早已形成了三巨頭——Synopsys、Cadence、Mentor。Synopsys是EDA三巨頭之首。國內從事EDA軟件開(kāi)發(fā)的華大九天和這三家現在不是一個(gè)數量級的。誠然，華大九天也想在某些點(diǎn)工具上做些突破，但就整體技術(shù)實(shí)力而言幾乎像蚍蜉撼樹(shù)——目前，國內根本沒(méi)有深亞微米的EDA成體系的設計平臺。正是因為國內從事EDA工具開(kāi)發(fā)的公司在Synopsys、Cadence、Mentor面前實(shí)力過(guò)于懸殊，國內IC設計公司幾乎100%采用國外EDA工具。而且在相當長(cháng)的一段時(shí)間里，看不到縮小和Synopsys、Cadence、Mentor技術(shù)差距的可能性。

　　為何在EDA工具上追趕這么難

　　開(kāi)發(fā)出性能優(yōu)越的EDA工具，一方面要有良好的算法，另一方面需要和工藝相結合。雖然在算法方面有可能取得一定的技術(shù)突破，但EDA設計的后端工具要和工藝相結合，但國內自主工藝很少有深亞微米的工藝，大多是180nm和130nm。雖然中芯國際有40nm，而且宣稱(chēng)有28nm，但可能沒(méi)有量產(chǎn)過(guò)，或者量產(chǎn)的都是小芯片。目前中芯國際最先進(jìn)的工藝線(xiàn)都是引進(jìn)的，還簽署一定限制條款。正如國家要發(fā)展必然離不開(kāi)完善的基礎建設，這是發(fā)展的基礎，EDA工具的研發(fā)進(jìn)步就需要國內自主研發(fā)的制造工藝做基礎，由于沒(méi)有自主研發(fā)的先進(jìn)制造工藝，所以和工藝結合的那部分就根本不可能取得技術(shù)突破。

　　那如果有了自主研發(fā)的先進(jìn)工藝，就能夠開(kāi)發(fā)出良好的EDA工具了么?事情沒(méi)這么簡(jiǎn)單。即便有了自主研發(fā)的先進(jìn)工藝，撇開(kāi)工藝結合，光在算法技術(shù)上和國外三巨頭的差距也很遠。而且算法和工藝相結合很難，需要非常高深的數學(xué)理論，這是目前國內很難做到的。另外，技術(shù)發(fā)展也離不開(kāi)商業(yè)因素，在國外三巨頭占有統治地位的情況下，全球市場(chǎng)早已被國外產(chǎn)品占據，因此，就國產(chǎn)EDA工具而言，目前還看不到趕超西方的可能性。

　　依賴(lài)國外EDA工具是否存在風(fēng)險

　　既然如此，完全依賴(lài)于國外EDA工具是否存在商業(yè)上風(fēng)險呢?其實(shí)，對于這點(diǎn)，國內沒(méi)有必要過(guò)于憂(yōu)慮，由于不能明說(shuō)的原因，對于國內IC設計公司而言，并不怕國外進(jìn)行制裁。

　　也許又有人會(huì )問(wèn)：如果Synopsys、Cadence、Mentor在EDA工具里埋地雷，而國內IC設計公司恰恰用這些被埋雷的EDA工具設計芯片，那么芯片的安全性還有保障么?對于這個(gè)課題，其實(shí)有專(zhuān)門(mén)針對設計和版圖的安全性的研究，打比方說(shuō)，如果是DC工具在你的設計里埋個(gè)雷，人肉檢查是搞不定的，因此，有專(zhuān)門(mén)做硬件木馬檢測技術(shù)的研究。不過(guò)，這些研究目前還處在低級階段，只能和目前現存木馬匹配，存在很大限制。