智原發(fā)表PowerSlash(TM)硅智財于聯(lián)電55奈米超低功耗製程支援物聯(lián)網(wǎng)應用開(kāi)發(fā)

　　聯(lián)華電子今(12日)與ASIC設計服務(wù)暨IP研發(fā)銷(xiāo)售廠(chǎng)商智原科技(Faraday Technology Corporation，TWSE：3035)共同發(fā)表智原科技于聯(lián)電55奈米超低功耗製程(55ULP)的PowerSlash™基礎IP方案。智原PowerSlash™與聯(lián)電製程技術(shù)相互結合設計，為超低功耗的無(wú)線(xiàn)應用需求技術(shù)進(jìn)行優(yōu)化，滿(mǎn)足無(wú)線(xiàn)物聯(lián)網(wǎng)產(chǎn)品的電池長(cháng)期壽命需求。

　　智原科技行銷(xiāo)暨投資副總于德旬表示：「物聯(lián)網(wǎng)應用建構過(guò)程中，效能往往受制于低功耗技術(shù)。而今透過(guò)聯(lián)電55奈米超低功耗技術(shù)以及智原PowerSlash™ IP的加速模式(Turbo Mode)功能，為物聯(lián)網(wǎng)應用環(huán)境帶來(lái)至關(guān)重要的解決方案，除了省電更提供絕佳的效能。再次，聯(lián)電和智原共同締造了成功的晶片服務(wù)技術(shù)?！?/p>

　　智原PowerSlash™ IP包含多重臨界電壓元件庫、記憶體編譯器和電源管理元件，能夠充分利用聯(lián)電55ULP的優(yōu)勢在0.81V至1.32V廣域電壓下運作。此外，新的加速模式功能可以有效調升性能曲線(xiàn)，幫助MCU核心于達到2倍效能，在相同額定時(shí)脈下減少約40%的動(dòng)態(tài)功耗。

　　聯(lián)電硅智財研發(fā)暨設計支援處的莫亞楠資深處長(cháng)也表示：「物聯(lián)網(wǎng)晶片設計師對于有效的節能解決方案有高度的需求。聯(lián)電擁有晶圓代工業(yè)界中最健全的物聯(lián)網(wǎng)專(zhuān)屬55奈米技術(shù)平臺，結合完整的硅智財方案，可以支援物聯(lián)網(wǎng)產(chǎn)品的不間斷低功耗要求。藉由智原在我們的55ULP平臺上發(fā)表的PowerSlash™ IP，能夠讓客戶(hù)使用完善的製程平臺，協(xié)助提供物聯(lián)網(wǎng)產(chǎn)品的獨特需求?！?/p>

　　PowerSlash™ IP結合智原的低功耗設計系統、系統單晶片超低功耗控制元件與FIE3200 FPGA平臺，可以使用在低功耗積體電路的前端設計或后端開(kāi)發(fā)階段。聯(lián)電的55ULP技術(shù)能夠支援較低的操作電壓及sub-pA裝置漏電，為含有鈕扣電池的產(chǎn)品提供理想的的晶圓製程。智原與聯(lián)電合力的超低功耗解決方案，為超低功耗積體電路設計平臺帶來(lái)新的基準。