利用ATE集成解決方案應對下一代芯片測試平臺需求

一般來(lái)說(shuō)，測試設備占地面積大，功耗大，并產(chǎn)生很大的熱量需要及時(shí)冷卻，自動(dòng)測試設備的機械結構、功耗以及設備制冷都需要很高的成本。如果能把ATE的多種功能高度集成到一塊芯片上，就能大大降低上述成本。通過(guò)這種高度集成，還能減少使用的元器件數目、PCB板面積、電源消耗、組裝調試成本以及失效率。

典型ATE系統測試程序一般由手動(dòng)開(kāi)發(fā)或通過(guò)CAD工具自動(dòng)生成，測試程序被裝入到ATE系統以下幾個(gè)部分：

● 向量存儲器：用來(lái)存儲向量數據

● 向量發(fā)生器：用來(lái)控制高速向量發(fā)生

● 時(shí)序發(fā)生器：用來(lái)產(chǎn)生高速精確的時(shí)鐘邊沿

● 波形格式發(fā)生器：用來(lái)把向量數據和時(shí)序信息與一定的波形格式組合起來(lái)生成實(shí)際的波形

● 錯誤處理器：用來(lái)判斷測試中被測芯片的好壞

● 管腳電平發(fā)生：用于提供適當的I/O電平

● 電源控制：用于給被測芯片供電

● 其它必要的模擬儀器

現在已經(jīng)成功研制出了用于A(yíng)TE的專(zhuān)用芯片以達到最大的集成度和最好的性能。OmNI芯片就是所謂的tester-on-a-chip,它能夠提供一個(gè)完整數字測試系統的所有功能。Omni包含有向量發(fā)生、時(shí)序發(fā)生、波形格式發(fā)生、錯誤處理器等功能，擁有48個(gè)測試通道，另外還有兩個(gè)依靠某種特殊CMOS實(shí)現的功能通道，用于提供精確的電源。

高度集成的挑戰

把向量發(fā)生的功能集成到一塊CMOS芯片上比較容易理解，因為向量發(fā)生器能很容易地用Verilog語(yǔ)言來(lái)描述，很方便地用數字電路實(shí)現并集成到現代CMOS專(zhuān)用集成電路中。比較復雜的是時(shí)序基準的實(shí)現，它是時(shí)序發(fā)生電路的基本模塊，一般都依靠高精度低抖動(dòng)和噪聲模擬電路來(lái)實(shí)現。

Sapphire D-10可以應對微處理器、無(wú)線(xiàn)基帶、顯示驅動(dòng)控制器及低成本消費類(lèi)混合信號器件的低成本測試的需求。

時(shí)序基準的傳統實(shí)現方法是把電壓ramp信號和一個(gè)數模轉換輸入到一個(gè)模擬比較器進(jìn)行比較而產(chǎn)生相應的時(shí)間。近年來(lái)，業(yè)界一般通過(guò)DLL和PLL來(lái)實(shí)現時(shí)序基準。以上兩種做法都要消耗大量的電源，也很難做到高集成度。把時(shí)序基準放到另外一塊芯片中也不是可行的方案，因為系統使用的芯片數目將大幅增加，而且不同芯片之間的連線(xiàn)也不易實(shí)現，因為每一個(gè)時(shí)序基準都需要幾乎10個(gè)數字信號來(lái)控制。如果只把向量發(fā)生和時(shí)序發(fā)生設計到一塊專(zhuān)用芯片里面，那么該芯片與外部時(shí)序基準的連線(xiàn)將很快超過(guò)當今倒裝芯片封裝所能支持的最大管腳數目。

ATE集成解決方案

最好的解決方案就是把模擬時(shí)序基準與數字部分集成到同一塊芯片當中。這種獨特的ATE芯片已被研發(fā)出來(lái)，它有全面的向量發(fā)生功能，包含50個(gè)時(shí)序發(fā)生通道，能夠測試存儲器和各種數字芯片。每一個(gè)時(shí)序發(fā)生通道能夠產(chǎn)生4個(gè)驅動(dòng)沿和4個(gè)比較沿，并可以通過(guò)軟件來(lái)控制系統時(shí)鐘與時(shí)序基準的延時(shí)。400個(gè)時(shí)序基準需要非常獨特的結構才能達到系統功耗和精度的需要。

Omni芯片所包含的指令存儲器大小為2048×512位，它與傳統的存儲器和數字ATE一樣擁有操作數和操作碼，還能完全支持匹配跳轉、套嵌循環(huán)、套嵌子程序調用等功能。指令存儲器和定制處理器獨立控制著(zhù)6個(gè)40位算法地址計數器。地址計數器被配置為16位X地址、16位Y地址和8位Z地址，并能實(shí)時(shí)切換。依靠指令存儲器的控制，地址計數器能獨立地進(jìn)行加N、減N、裝載、求補、保存等不同操作。它還有兩個(gè)完整的算法數據發(fā)生器，為存儲器芯片測試提供驅動(dòng)和比較數據。其輸出在被送到測試通道之前要先經(jīng)過(guò)一個(gè)拓補倒置存儲器，指令存儲器和定制處理器還能控制外部向量存儲器產(chǎn)生數字、微處理器及SoC芯片測試所需的數字向量。

該芯片中間是向量發(fā)生器。這個(gè)100MHz數字電路是一個(gè)擁有512位指令字的專(zhuān)用處理器，可以滿(mǎn)足存儲器和數字芯片測試的需要。左邊和右邊各是25個(gè)相同的400MHz測試通道電路，包含了時(shí)序、格式、校準以及錯誤處理等電路模塊，可產(chǎn)生400Mbps的數據。每50個(gè)測試通道有8個(gè)時(shí)序基準，以應對400個(gè)時(shí)序邊沿的需要。

每個(gè)時(shí)序基準都由5位納秒級、5位皮秒級以及一個(gè)用于校準外部偏移的校準存儲器構成。通道時(shí)序系統的數字電路系統決定了電路觸發(fā)和7位延時(shí)數值，延時(shí)數值就是128×10校準RAM的地址，校準RAM輸出的10位數據用來(lái)選擇產(chǎn)生所需延時(shí)最好的納秒級和皮秒級組合。校準過(guò)程中，所有的納秒級和皮秒級實(shí)際延時(shí)單元都將被測量和分析，用于決定最好的延時(shí)產(chǎn)生方案。這些方案被存儲到同一塊板上的Flash存儲器里面，每次上電時(shí)都被會(huì )裝載到校準存儲。校準存儲器的另一個(gè)優(yōu)點(diǎn)是大塊數字電路產(chǎn)生的周期性噪聲(比如時(shí)鐘樹(shù))能在校準過(guò)程中減少。

高度集成ATE硬件結構可成功應對下一代芯片測試對測試平臺的需求。直到現在，功能和性能需要的組合仍然阻礙著(zhù)數字測試系統單芯片實(shí)現方案的出現。不過(guò)依靠先進(jìn)的ASIC設計技術(shù)和創(chuàng )新時(shí)序基準結構，單一一塊ASIC設計已能夠解決當今ATE對性能和功能的廣泛需求。這里所介紹的Omni結構是實(shí)現高集成度和低成本ATE的一個(gè)重大進(jìn)步，Omni集成了數字、存儲器以及SoC芯片測試所需的一整套測試儀器件模塊。時(shí)序基準的游標尺結構提供了一個(gè)低功耗和標準CMOS解決方案，而且不會(huì )犧牲精度。Omni芯片已被成功應用到科利登Kalos2存儲器測試系統和Sapphire D-10低成本多site芯片測試平臺上。