<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 利用Zynq SoC簡(jiǎn)化4K電視開(kāi)發(fā)

利用Zynq SoC簡(jiǎn)化4K電視開(kāi)發(fā)

作者: 時(shí)間:2016-10-16 來(lái)源:網(wǎng)絡(luò ) 收藏

賽靈思All Programmable技術(shù)堪稱(chēng)4K視頻系統設計人員的福音。相關(guān)工具、IP和參考設計將為FPGA設計新手助一臂之力。

本文引用地址:http://dyxdggzs.com/article/201610/308388.htm

超高清(UHD)電視因其分辨率等級同時(shí)也被稱(chēng)為。這種電視已經(jīng)廣泛推出,而且事實(shí)證明,4K技術(shù)比3D電視更受消費者青睞。但是,相關(guān)標準卻落后于的增長(cháng)趨勢。美國電影電視工程師協(xié)會(huì )(SMPTE)支持4K60視頻的6 Gbps和12 Gbps SDI標準才剛剛發(fā)布;支持相同分辨率的HDMI™ 2.0和DisplayPort接口尚處于應用的早期階段。由于4K UHD電視的消費需求巨大,許多專(zhuān)案標準已經(jīng)蜂擁而來(lái),勢圖填補這一空白。

事實(shí)上,有關(guān)4K UHD電視的很多部分正處于不斷變化的狀態(tài),因此系統一定要有足夠的靈活性來(lái)適應發(fā)展中的標準。確保這種靈活性的方法是將在此類(lèi)設計中使用已久的傳統芯片組和ASSP替換為FPGA和All Programmable片上系統,例如賽靈思Zynq®-7000 All Programmable SoC。這種解決方案不僅可提供所需的靈活性,同時(shí)還能實(shí)現與ASIC相媲美的性能水平。

同時(shí),最新FPGA和SoC的尺寸和性能也存在相當大的設計挑戰,尤其對于不是特別擅長(cháng)FPGA的工程師來(lái)說(shuō)更為如此。硬件設計與FPGA實(shí)現方案之間雖有很多相似之處,但是基于FPGA的系統通常要涉及更多的組件。此外,固件設計中固有的靈活性也增加了更多復雜性。

幸運的是,賽靈思為設計人員提供了很多幫助,與從頭開(kāi)始設計系統相比能節省大量時(shí)間和金錢(qián)成本。不過(guò)在具體介紹如何在4K領(lǐng)域應用FPGA技術(shù)之前,我們首先看一看4K系統如何如此快速地變得如此受歡迎,以及任何4K系統都必須要解決的問(wèn)題。

4K的優(yōu)缺點(diǎn)

自電視問(wèn)世以來(lái),業(yè)界一直在通過(guò)增大分辨率、幀率或圖像動(dòng)態(tài)范圍(即所能達到的亮度)持續改進(jìn)畫(huà)質(zhì),實(shí)現更大、更好、更快速的視頻,讓圖像更逼真。當然,還包括實(shí)現真正的3D效果,至少更有一種身臨其境的感覺(jué)。

增大分辨率可以使圖像更精致,而且在更大屏幕上顯示時(shí)不會(huì )讓像素紋理變得明顯。更大的屏幕有更強的沉浸式感受。這些改進(jìn)很容易得到消費者認可,因此也就愿意在這方面花錢(qián)。通過(guò)增大幀率(更流暢的動(dòng)作)或動(dòng)態(tài)范圍(光線(xiàn)更亮,黑色更暗)實(shí)現的改善效果雖然很出色,但到目前為止在吸引消費者注意力方面所起到的效果相比之下并不明顯。

最新4K UHD電視像素是此前廣受歡迎的高清標準的四倍。對消費者來(lái)說(shuō)最重要的一點(diǎn)是利用4K技術(shù)升級到更大尺寸電視,可以享受更好的沉浸式效果,而且不會(huì )對圖像質(zhì)量產(chǎn)生任何明顯影響。

然而,在開(kāi)發(fā)支持4K視頻的系統時(shí)面臨著(zhù)諸多固有技術(shù)挑戰。首先,高達60Hz幀率下提供的3,840 x 2,160像素的幀尺寸相當于600MHz的像素率。因此,需要使用非常高性能的系統對其進(jìn)行實(shí)時(shí)處理。其次,針對4K定義了不同傳輸配置,所有配置都涉及多個(gè)數據流,有些在相同線(xiàn)纜上以多路復用方式傳輸,有些在不同線(xiàn)纜上傳輸,另外還出現很多不同傳輸技術(shù),包括:4x3G;6G-SDI和12G-SDI;HDMI 1.4和2.0,DisplayPort 1.2,以及V-by-One HS。

設計人員面臨的另一個(gè)問(wèn)題是任何系統不僅需要處理4K標準,而且還要處理當前使用的很多或全部視頻標準(包括SD)。此外,系統必須支持不同標準之間的轉換,會(huì )遇到很多相關(guān)問(wèn)題:上/下/交叉轉換、不匹配的色彩空間、顏色校正、隔行掃描與去隔行掃描以及Cadence 處理。另一個(gè)復雜問(wèn)題是在完成上轉換后通常需要緊接著(zhù)使用所謂“超分辨率”增強技術(shù)來(lái)抵消不可避免的圖像平滑問(wèn)題。

其它處理還包括降噪、裁剪和調整大小,這些都需要實(shí)時(shí)完成。有些系統可能還需要處理高帶寬數字內容保護 (HDCP)。

此外,如果想要確定廣播傳輸的質(zhì)量還需要生成適當的眼圖和抖動(dòng)顯示圖,但相應技術(shù)在高比特率下越來(lái)越難以實(shí)現。 第一層輔助:4K IP核

設計任何系統時(shí)的第一步都是找到可運用到設計中的現成模塊。在FPGA領(lǐng)域,等同于構建塊就是可內置到PCB設計中的各種芯片,即IP核。因此,第一步要確定您的4K UHD設計中可以使用什么IP核。

OmniTek對于各種類(lèi)型的視頻系統設計而言都是很好的IP核供貨源。該公司是賽靈思聯(lián)盟計劃的認證成員,起初作為專(zhuān)門(mén)從事自主開(kāi)發(fā)測試測量系統的開(kāi)發(fā)商,具有豐富的視頻處理經(jīng)驗。這些系統需要專(zhuān)用硬件,因此也就需要開(kāi)發(fā)專(zhuān)用的固件模塊。固件模塊現在也以IP核的形式提供。OmniTek在推出最新測試測量系統(即新的Ultra 4K Tool Box)之后,就開(kāi)發(fā)出多種支持4K技術(shù)的IP核,現已向第三方開(kāi)發(fā)商供貨。

有兩種內核對4K系統設計人員來(lái)說(shuō)尤其有用,它們就是OmniTek的OSVP v2可擴展視頻處理器(OSVP v2 Scalable Video Processor)和多通道流媒體DMA控制器(Multi-Channel Streaming DMA Controller)。這兩種內核均采用ARM® AMBA® AXI4系統互聯(lián)標準,都可用于賽靈思7系列FPGA和。

OSVP v2的功能包括:六軸色彩校正;運動(dòng)及邊緣自適應去隔行(包含3:2和2:2 Film Cadence檢測與處理);可通過(guò)圖像銳化和平滑調整大小和進(jìn)行裁剪;以及降噪聲等。圖1給出了該內核的方框圖。您可以在編譯時(shí)間對所包含的處理功能的選項進(jìn)行配置,同時(shí),由OSVP v2內核所執行的處理工作的更詳細內容可在運行時(shí)間內或這從軟件中設置。

OSVP v2內核是套件中的一部分。該套件還包含用來(lái)合并多個(gè)視頻流的合并器;用來(lái)產(chǎn)生隔行格式輸出的隔行掃描器;專(zhuān)用交叉點(diǎn);以及用來(lái)在4:4:4、4:2:2和4:2:0 YCbCr之間轉換的色度重采樣。(單個(gè)色度重采樣能夠從4:4:4轉換至4:2:2,從4:2:2轉換至4:2:0,從4:2:2轉換至4:4:4,或從4:2:0轉換至4:2:2。)

單個(gè)OSVP v2內核能處理多個(gè)視頻通道。但這會(huì )受到實(shí)現內核所用的FPGA或SoC能提供的資源,以及可用SDRAM帶寬的限制。例如,您可對采用Kintex®-7 XC7K325T FPGA實(shí)現的OSVP內核進(jìn)行配置以支持八個(gè)輸入,處理采用八種不同HD視頻標準或八種色彩空間的視頻。同時(shí),您可對輸出模塊進(jìn)行配置以提供16個(gè)漸進(jìn)HD輸出。此外,您還可以讓輸出模塊提供單個(gè)4K通道,或者四通道組,以便共同提供Square Division(“quad”) 或雙像素采樣交錯格式組成的4K視頻。

設計復雜4K系統時(shí)的另一個(gè)挑戰是對處理視頻時(shí)所需的眾多高帶寬存儲器訪(fǎng)問(wèn)進(jìn)行管理。有時(shí)候,所需的視頻操作功能與視頻處理模塊一起提供。例如,OSVP v2內核包含一個(gè)多端口視頻DMA模塊,

該模塊提供一個(gè)用來(lái)操作視頻輸入和輸出的高效引擎。

然而通過(guò)PCI Express®采集和播放單通道或多通道4K60視頻,需要一個(gè)DMA控制器,用于優(yōu)化處理PCIe®接口傳輸的流式數據。OmniTek的多通道流式DMA控制器有兩項功能在這里很有用。首先是基于FIFO的DMA (FDMA),這樣就無(wú)需將數據從存儲器轉入和轉出。第二個(gè)是一系列的設計優(yōu)化,使得控制器可以高效利用PCIe帶寬,例如預取分散/聚集模式描述符,以及背靠背TLP數據包打包。

OmniTek針對4K UHD視頻處理開(kāi)發(fā)了另一個(gè)IP核,可以將雙采樣交錯格式組成的4K視頻分解成不同數據流。另外,對基本MIG SDRAM控制器進(jìn)行了替換,從而進(jìn)一步提高了UHD電視視頻應用的性能。

可編程優(yōu)勢

賽靈思對基于FPGA和SoC的4K視頻系統設計人員從三方面做了進(jìn)一步支持。

第一大優(yōu)勢在于,其為高性能視頻或圖像處理提供了強大的軟硬件組合處理能力。在單個(gè)器件中集成了功能豐富的雙核ARM Cortex™-A9處理系統以及7系列(28nm) FPGA可編程邏輯。用戶(hù)既可在A(yíng)RM處理器上運行處理算法,也可在需要加速時(shí)將處理任務(wù)轉給FPGA硬件,實(shí)現實(shí)時(shí)運行。

Kintex-7 FPGA和Zynq SoC的可編程邏輯提供的300MHz可持續視頻處理速度,結合1,600 Mbps的64位DDR3存儲器性能,對于操作4K視頻處理和4K幀緩沖非常重要。Zynq SoC中具備豐富DSP功能的可編程邏輯架構為DSP設計人員提供了一個(gè)用以實(shí)現信號處理算法的高度靈活的平臺,同時(shí),處理器與可編程邏輯之間的緊密耦合有助于開(kāi)發(fā)跨越兩個(gè)領(lǐng)域的編解碼算法。以Zynq SoC作為設計的基礎可以將組件集成到單個(gè)器件中,而無(wú)需使用多個(gè)ASSP,因此能夠節省功耗和成本。

賽靈思還為4K視頻系統開(kāi)發(fā)提供強大的連接支持,包括FPGA和SoC中的多個(gè)內置收發(fā)器,以及眾多自己開(kāi)發(fā)的連接IP。例如,Zynq 7045 SoC 提供多達16個(gè)12.5Gbps收發(fā)器,并符合12G-SDI、6-GbpsHDMI 2.0、5.4-Gbps DisplayPort 1.2以及10-Gbps以太網(wǎng)標準。

賽靈思所做的第三個(gè)重要貢獻是與Vivado®設計套件有關(guān)的IP Integrator (IPI)工具。如圖2所示,有了IPI工具,連接IP模塊的任務(wù)就變得類(lèi)似于在印刷電路板上連接芯片。符合AMBA AXI4互連協(xié)議(賽靈思已經(jīng)采用為接口標準)的IP塊接口處理將相當簡(jiǎn)單(如連接OmniTek OSVP和DMA模塊)。

5.jpg

5

6

賽靈思最新UltraScale™ (16-nm/20-nm)技術(shù)的推出還將提供更強大的功能。該技術(shù)支持的時(shí)鐘速度高達數百Gb/s,并被稱(chēng)為“ASIC級”。

圖4 – 打開(kāi)后的OmniTek最新Ultra 4K Tool Box,展示里面的組成部分

(如需了解更多信息,敬請訪(fǎng)問(wèn):china.xilinx.com/products/technology/ultrascale. html)。UltraScale架構不僅支持4K視頻系統的開(kāi)發(fā),還將支持更高的8K系統。

可供修改的現成系統

盡管IP核所提供的構建塊在簡(jiǎn)化視頻系統設計的創(chuàng )建方面發(fā)揮了很大作用,然而,如果對現成的系統進(jìn)行修改,則能獲得更高起點(diǎn)。較長(cháng)時(shí)間以來(lái),賽靈思一直提供包含賽靈思視頻與連接IP以及來(lái)自OmniTek的IP模塊的實(shí)時(shí)視頻引擎(RTVE)參考設計。這些參考設計提供針對廣泛視頻應用領(lǐng)域的高清晰度廣播級視頻處理功能。RTVE參考設計不僅展現出這些IP模塊的功能性,還能展示出方便的互操作性,因為這些模塊都根據AXI4互聯(lián)標準而設計。

RTVE的每個(gè)新版本都會(huì )加入最新的IP模塊,以擴展參考設計功能。最新版本RTVE 3.1增加了對4K視頻標準的支持,包括SMPTE 425-5:2014、DisplayPort 1.2、6G-SDI和12G-SDI。圖3給出了該設計的方框圖。

RTVE 3.1設計增加了以上介紹的OmniTek內核,以及OmniTek隔行掃描器、合并器和專(zhuān)用交叉點(diǎn),以及賽靈思的一些關(guān)鍵組件。它還提供API和應用,從而可通過(guò)從基于網(wǎng)絡(luò )的接口驅動(dòng)RTVE引擎。RTVE 3.1參考設計固件和應用軟件都以源文件的形式提供給客戶(hù),既可用來(lái)演示如何使用這些工具設計系統,也可作為開(kāi)發(fā)類(lèi)似系統的起點(diǎn)。

另外,還為客戶(hù)提供RTVE 3.1的硬件平臺。該平臺包含OmniTek OZ745開(kāi)發(fā)套件(基于賽靈思Zynq 7045 SoC)和FMC擴展卡。FMC增加了符合DisplayPort 1.2標準的輸入和輸出端口,以及兩個(gè)SD/HD/3G/6G-SDI輸入和輸出。憑借這些I/O端口可將所支持的視頻標準進(jìn)行擴展,包括6G 4K和12G 4K;3G等級A和3G等級B Square Division/ Quad 4K;以及3G等級A和3G等級B雙采樣交錯4K。

OmniTek的Ultra 4K Tool Box(圖4)能夠證明這些組件緊密結合加在一起能夠構建出可行的商用系統。該4K Tool Box在基本架構中包含了Omni- Tek的OZ745開(kāi)發(fā)套件、FMC卡以及RTVE 3.1的固件及相關(guān)應用軟件。該4K Tool Box不僅提供對所有視頻標準(最高4K60)的上/下和交叉轉換以及相關(guān)圖像校正功能,而且提供多種顯示功能,包括為構成4K圖像的所有數據流生成的眼圖和抖動(dòng)視圖、色域視圖和像素數據顯示。

Ultra 4K Tool Box是市場(chǎng)上的新產(chǎn)品,但已吸引所有4K處理領(lǐng)域中的廣大客戶(hù)購買(mǎi),例如芯片組制造、測試測量以及廣播領(lǐng)域的客戶(hù)。這表明整個(gè)視頻行業(yè)對最新4K標準的興趣所在。

終極輔助

除了這些工具和IP以外,OmniTek還提供咨詢(xún)服務(wù),以幫助客戶(hù)建立和運行4K設計。賽靈思的領(lǐng)先芯片技術(shù)和軟件工具,與OmniTek在視頻處理和制造方面的專(zhuān)業(yè)知識的強強結合意味著(zhù)視頻系統設計人員可以在完整開(kāi)發(fā)框架的基礎上著(zhù)手進(jìn)行設計,并獲得超過(guò)預期的更簡(jiǎn)便的集成功能和更強有力的支持。其結果就是可以將創(chuàng )新的高競爭力產(chǎn)品更加快速地推向市場(chǎng)。



關(guān)鍵詞: Zynq SoC 4K電視

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>