Protel 原理圖/PCB到Cadence的數據轉換

隨著(zhù)PCB設計的復雜程度和高速PCB設計需求的不斷增加，越來(lái)越多的PCB設計者、設計團隊選擇Cadence的設計平臺和工具。但是，由于沒(méi)有 Protel數據到Cadence數據直接轉換工具，長(cháng)期以來(lái)如何將現有的基于Protel平臺的設計數據轉化到Cadence平臺上來(lái)一直是處于平臺轉化期的設計者所面臨的難題。

在長(cháng)期實(shí)際的基礎上，結合現有工具的特點(diǎn)，提供一種將Protel原理圖、PCB轉化到Cadence平臺上的方法。

1. 使用的工具a) Protel DXP SP4 b) Cadence Design Systems， Inc. Capture CIS c) Cadence Design Systems， Inc. Orcad Layout d) Cadence Design Systems， Inc. Layout2allegro e) Cadence Design Systems， Inc. Allegro f) Cadence Design Systems， Inc. Specctra 2. Protel 原理圖到Cadence Design Systems， Inc. Capture CIS在Protel原理圖的轉化上我們可以利用Protel DXP SP2的新功能來(lái)實(shí)現。通過(guò)這一功能我們可以直接將Protel的原理圖轉化到Capture CIS中。

這里，我們僅提出幾點(diǎn)通過(guò)實(shí)踐總結出來(lái)的注意事項。

1) Protel DXP在輸出Capture DSN文件的時(shí)候，沒(méi)有輸出封裝信息，在Capture中我們會(huì )看到所以元件的PCB Footprint屬性都是空的。這就需要我們手工為元件添加封裝信息，這也是整個(gè)轉化過(guò)程中最耗時(shí)的工作。在添加封裝信息時(shí)要注意保持與Protel PCB設計中的封裝一致性，以及Cadence在封裝命名上的限制。例如一個(gè)電阻，在Protel中的封裝為AXIAL0.4，在后面介紹的封裝庫的轉化中，將被修改為AXIAL04，這是由于Cadence不允許封裝名中出現“。”;再比如DB9接插件的封裝在Protel中為DB9RA/F，將會(huì )被改為DB9RAF.因此我們在Capture中給元件添加封裝信息時(shí)，要考慮到這些命名的改變。

2) 一些器件的隱藏管腳或管腳號在轉化過(guò)程中會(huì )丟失，需要在Capture中使用庫編輯的方法添加上來(lái)。通常易丟失管腳號的器件時(shí)電阻電容等離散器件。

3) 在層次化設計中，模塊之間連接的總線(xiàn)需要在Capture中命名。即使在Protel中已經(jīng)在父設計中對這樣的總線(xiàn)命名了，還是要在Capture中重新來(lái)過(guò)，以確保連接。

4) 對于一個(gè)封裝中有多個(gè)部分的器件，要注意修改其位號。例如一個(gè)74ls00，在protel中使用其中的兩個(gè)門(mén)，位號為U8A，U8B.這樣的信息在轉化中會(huì )丟失，需要重新添加。

基本上注意到上述幾點(diǎn)，借助Protel DXP，我們就可以將Protel的原理圖轉化到Capture中。進(jìn)一步推廣，這也為現有的Protel原理圖符號庫轉化到Capture提供了一個(gè)途徑。

3. Protel 封裝庫的轉化長(cháng)期使用Protel作PCB設計，我們總會(huì )積累一個(gè)龐大的經(jīng)過(guò)實(shí)踐檢驗的Protel封裝庫，當設計平臺轉換時(shí)，如何保留這個(gè)封裝庫總是令人頭痛。這里，我們將使用Orcad Layout，和免費的Cadence工具Layout2allegro來(lái)完成這項工作。

a) 在Protel中將PCB封裝放置到一張空的PCB中，并將這個(gè)PCB文件用Protel PCB 2.8 ASCII的格式輸出出來(lái);b) 使用Orcad Layout導入這個(gè)Protel PCB 2.8 ASCII文件;c) 使用Layout2allegro將生成的Layout MAX文件轉化為Allegro的BRD文件;d) 接下來(lái)，我們使用Allegro的Export功能將封裝庫，焊盤(pán)庫輸出出來(lái)，就完成了Protel封裝庫到Allegro轉化。

4. Protel PCB到Allegro的轉化有了前面兩步的基礎，我們就可以進(jìn)行Protel PCB到Allegro的轉化了。這個(gè)轉化過(guò)程更確切的說(shuō)是一個(gè)設計重現過(guò)程，我們將在A(yíng)llegro中重現Protel PCB的布局和布線(xiàn)。

1) 將第二步Capture生成的Allegro格式的網(wǎng)表傳遞到Allegro BRD中，作為我們重現工作的起點(diǎn);2) 首先，我們要重現器件布局。在Protel中輸出Place Pick文件，這個(gè)文件中包含了完整的器件位置，旋轉角度和放置層的信息。我們通過(guò)簡(jiǎn)單的手工修改，就可以將它轉化為Allegro的Placement 文件。在A(yíng)llegro中導入這個(gè)Placement文件，我們就可以得到布局了。

3) 布線(xiàn)信息的恢復，要使用Specctra作為橋梁。首先，從Protel中輸出包含布線(xiàn)信息的Specctra DSN文件。對于這個(gè)DSN文件我們要注意以下2點(diǎn)：a) Protel中的層命名與Allegro中有所區別，要注意使用文本編輯器作適當的修改，例如Protel中頂層底層分別為T(mén)oplayer和 Bottomlayer，而在A(yíng)llegro中這兩層曾稱(chēng)為T(mén)OP和BOTTOM;b) 注意在Specctra中查看過(guò)孔的定義，并添加到Allegro的規則中。

在allegro中定義過(guò)孔從Specctra中輸出布線(xiàn)信息，可以使用session， wires， 和route文件，建議使用route文件，然后將布線(xiàn)信息導入到我們以及重現布局的Allegro PCB中，就完成了我們從Protel PCB到Allegro BRD的轉化工作。