使用高速SRAM設計電池支持型存儲器

　　對速度的需求

　　你開(kāi)車(chē)時(shí)車(chē)速越快，油耗就越高。這個(gè)簡(jiǎn)單的原則同樣適用于嵌入式系統，此時(shí)SRAM是車(chē)，電池續航時(shí)間則是里程數。在上述場(chǎng)景中，系統設計人員既可以選擇一個(gè)高速SRAM(存取時(shí)間為10ns)來(lái)提升系統性能，但犧牲電池續航時(shí)間，也可以選擇一個(gè)低功耗SRAM，但犧牲系統性能。

　　存儲器廠(chǎng)商發(fā)現市場(chǎng)需要兼具快速和低功耗的SRAM。除了常見(jiàn)的運行模式―工作和待機―之外，這些SRAM還有一個(gè)名為“深度睡眠”的低功耗模式。深度睡眠模式由一個(gè)輸入信號控制，該信號可在斷言后將設備置于深度睡眠模式。例如，與低功耗SRAM的45-55ns的存取速度相比，賽普拉斯的PowerSnooze (電力打盹)SRAM提供10ns的存取速度。在功耗方面，其深度睡眠電流在10-20uA范圍內，而一個(gè)16M高速SRAM的待機電流則高達 30 - 40mA。表2對比了三類(lèi)SRAM的速度、電流消耗等關(guān)鍵參數。

　　表2：三種類(lèi)型的SRAM對比

　　++: Battery life is calculated considering a 240 mAH coin battery and typical standby current consumption

　　++: 電池續航時(shí)間的計算考慮了一顆240 mAH紐扣電池和典型的電流消耗值。

　　**: Battery life for PowerSnooze SRAM is calculated by considering typical Deep-sleep current consumption

　　**: PowerSnooze SRAM 的電池續航時(shí)間的計算考慮了典型的深度睡眠電流消耗值。

　　系統設計人員可以通過(guò)一個(gè)GPIO 控制深度睡眠模式的進(jìn)入，或者使用監控芯片自動(dòng)控制模式切換。對于GPIO控制，軟件可以通過(guò)分析SRAM存取利用其深度睡眠模式。有關(guān)接口要求的更多詳情，請參見(jiàn)“利用異步SRAM節省電能”。

　　電池支持型低功耗SRAM

　　對于電池支持型存儲器額外電路的需求源于以下事實(shí)：斷電時(shí)，控制器將喪失其I/O驅動(dòng)功能。這會(huì )導致信號線(xiàn)路上出現中間邏輯電平，后者將通過(guò)板載電容和泄漏逐漸向低電壓處放電。失去控制意味著(zhù)即使SRAM開(kāi)始由電池供電，芯片啟用信號 ( )將變?yōu)檫壿嫷蜖顟B(tài)，從而啟用SRAM。為了避免這個(gè)問(wèn)題，系統設計人員使用一塊監控芯片監測板載電源，并控制SRAM芯片啟用信號。

　　圖3詳細描述了SRAM、處理器接口和監控芯片。所有地址和數據線(xiàn)以及控制信號均由處理器驅動(dòng)。SRAM的主用低電平芯片啟用信號由監控芯片驅動(dòng)，后者由來(lái)自控制器的芯片啟用信號驅動(dòng)。正常運行時(shí)(即板載電源可用時(shí))，監控芯片對于控制器和SRAM完全透明，但在斷電時(shí)，監控芯片將接管對去往SRAM的芯片啟用信號的控制，將其變?yōu)檫壿嫺郀顟B(tài)，同時(shí)忽略控制器的芯片啟用信號。這個(gè)監控芯片將板載電源無(wú)縫切換至電池，并禁用SRAM，從而避免數據丟失。第二個(gè)芯片啟用信號是高電平有效信號，由控制器通過(guò)一個(gè)弱下拉直接驅動(dòng)。這個(gè)弱下拉可確保斷電時(shí)第二個(gè)芯片啟用信號被下拉到邏輯低狀態(tài)，并禁用SRAM。

　　圖3:電池支持型低功耗SRAM

　　對于那些在斷電時(shí)使用備用電池的應用，高速、低功耗SRAM較低的深度睡眠電流使其成為這些應用的理想選擇。正常運行時(shí)，SRAM可以高速運行，而斷電時(shí)，SRAM可以通過(guò)將深度睡眠信號斷言到邏輯低狀態(tài)而自動(dòng)切換到深度睡眠模式。圖4 顯示了在不改變一個(gè)低功耗SRAM的現有設計的情況下，如何使用一個(gè)帶深度睡眠模式的SRAM。

　　斷電時(shí)，監控芯片禁用SRAM，而深度睡眠引腳上的下拉將自動(dòng)把信號下拉到邏輯低狀態(tài)，從而允許該部分進(jìn)入深度睡眠模式。監控芯片確保板載電源不可用時(shí)SRAM一直處于禁用狀態(tài)。電源恢復后，監控芯片將繼續保持SRAM的禁用狀態(tài)，直到其上電復位超時(shí)。這個(gè)超時(shí)時(shí)段從1到100ms不等，具體取決于所選擇的監控芯片。超時(shí)時(shí)段允許控制器成功啟動(dòng)，之后它可以控制深度睡眠信號，并將其轉變?yōu)檫壿嫺郀顟B(tài)。這能夠管理高速、低功耗SRAM的深度睡眠退出時(shí)序，同時(shí)使之用于控制器訪(fǎng)問(wèn)。

　　圖4：帶有高速、低功耗SRAM的 備用電池

　　高速、低功耗SRAM可提供相當于傳統低功耗SRAM的電池備用時(shí)間，同時(shí)通過(guò)提高SRAM的訪(fǎng)問(wèn)速度滿(mǎn)足系統設計人員的性能提升要求。