存儲器架構選項漸多　定制化將成未來(lái)趨勢

　　就系統而言，存儲器的數據存取與處理器的速度效能同等重要，但多年來(lái)設計團隊都只從強化處理器時(shí)脈下手，而回避了較麻煩的存儲器架構設計。隨著(zhù)制程技術(shù)提升、填塞SRAM的辦法不再管用，芯片廠(chǎng)商的注意力也終于回到存儲器本身。

　　Semiconductor Engineering網(wǎng)站指出，在設計存儲器架構時(shí)，有以下幾點(diǎn)需要注意：第一，就算電晶體尺寸縮小到了3奈米，互連元件、線(xiàn)路、越來(lái)越薄的閘極氧化層仍是最容易出現問(wèn)題的區域。第二，盡管核心使用數量不斷增加，但由于無(wú)法有效將軟體平行化，多數核心大多時(shí)候都沒(méi)有被使用。第三，扇出型與2.5D封裝的興起，讓芯片廠(chǎng)商可將Z軸上的存儲器，作為平衡成本、效能、數據可靠度的手段。

　　安謀(ARM)的Rog Aitken指出，從SRAM、DRAM、Flash到硬碟(HDD)，存儲器間原本有一套行之有年的層級系統。然而隨著(zhù)新形態(tài)的存儲器出現，存取存儲器的方式也出現改變。除了作為存儲器使用外，這些存儲器還可發(fā)展出更多有趣的功用，而存儲器的改變將影響架構、布局(layout)，產(chǎn)生各種實(shí)體及鄰近效應，牽動(dòng)整個(gè)系統。

　　在先進(jìn)制程中，制程偏移(Process Variation)是存儲器設計不可忽視的一點(diǎn)。盡管以往因自動(dòng)化(EDA)工具的使用，適度解決了制程偏移的問(wèn)題，但隨著(zhù)節點(diǎn)技術(shù)不斷發(fā)展，制程偏移的問(wèn)題也開(kāi)始影響到存儲器層面。

　　為了解決存儲器的制程偏移，最常借助的便是冗余設計(redundancy)，但若要為了節省耗電而降低電壓，制程偏移的情形將更加明顯。

　　吞吐量是衡量存儲器效能的一個(gè)重要指標，但實(shí)際測量并不容易。布局的壅塞情形、核心間對于存儲器爭搶?zhuān)约白x取速度的差異，都是影響吞吐量的因素。而不同的存儲器與處理器配置，都會(huì )使情況更加復雜。

　　Rambus的Steven Woo指出，架構與IP區塊整合有非常多的可能性。為減少電力的浪費，低功耗產(chǎn)品的存儲器通常會(huì )很接近處理器。電力消耗最多區域，通常負責數據讀寫(xiě)的存儲器核心。以往提升存儲器吞吐量的方法，便是增加功率，但這也會(huì )提升芯片受損的風(fēng)險，因此平面設計、基板(interposer)、SiP的矽穿孔技術(shù)也應運而生，而采用這些技術(shù)所產(chǎn)生的漣漪效應，絕對不僅止于存儲器而已。

　　Wide I/O等技術(shù)的出現，使得存儲器設計不再獨立運作，封包技術(shù)以及其他相關(guān)環(huán)節，也都會(huì )連帶發(fā)生改變。此外，以往對于錯誤偵測都有一套既定的方法，存儲器架構改變后，便可能需要采用新的方法。只要新的存儲器設計帶來(lái)的效益能超越各項組裝、測試、制造的成本，廠(chǎng)商便會(huì )開(kāi)始采用。

　　控制器除可調整存儲器功率外，也將影響到吞吐量、頻寬使用等各種環(huán)節。許多系統廠(chǎng)商轉移至高階模型的理由之一，便是為了提升控制器從存儲器存取數據的效率。

　　Synopsys的Prasad Saggurti指出，芯片內建存儲器開(kāi)始采用外部存儲器管理單元后，將更方便架構設計師設置讀寫(xiě)位置。另外，Saggurti也注意到芯片周邊的低壓存儲器線(xiàn)路，已越來(lái)越常被再次使用。而為了降低功耗，存儲器芯片本身也出現了客制化的趨勢。

　　除此之外，晶粒間的光通訊(Optical Communication)技術(shù)以及存儲器上的位元布局，也都可望為存儲器架構開(kāi)發(fā)出新的可能。