用FPGA實(shí)現靈活的汽車(chē)電子設計

引言

　　微控制器在汽車(chē)和消費類(lèi)市場(chǎng)上得到了廣泛應用，能夠以相對較低的成本實(shí)現系統高度集成。然而，這類(lèi)產(chǎn)品也有潛在的成本問(wèn)題。例如，如果元件功能不符合要求，就必須采用外部邏輯、軟件或者其他集成器件來(lái)進(jìn)行擴展。而且，隨著(zhù)最終市場(chǎng)需求的迅速變化，微控制器會(huì )很快過(guò)時(shí)。許多具有一定數量專(zhuān)用接口的特殊功能微控制器在經(jīng)過(guò)短期試用后，并不能完全滿(mǎn)足市場(chǎng)需求。因此，系統供應商不得不重新設計硬件和軟件，甚至在某些情況下對處理器內核進(jìn)行改動(dòng)。

　　ASSP微控制器面臨的兩難

　　傳統微控制器生產(chǎn)商面臨影響整個(gè)市場(chǎng)的兩難問(wèn)題。微控制器是專(zhuān)用產(chǎn)品，因此，對每一種應用，必須采用新的、不同特性的微控制器。為了能夠以一種微控制器內核結構來(lái)應對更廣闊的市場(chǎng)，生產(chǎn)商提供系列微控制器，其型號接口和功能各不相同。這些混合特性在很多時(shí)候并不能完全滿(mǎn)足用戶(hù)需求，因此，為了擴大客戶(hù)群，必須圍繞具體內核結構開(kāi)發(fā)新的接口和功能。

　　采用老技術(shù)以較低的生產(chǎn)成本來(lái)實(shí)現微控制器時(shí)，這種策略非常成功。然而，現在為提高系統集成而采用了最新的工藝技術(shù)，這樣，開(kāi)發(fā)新型微控制器的成本大大增加了。只有很少的客戶(hù)有很大的產(chǎn)量需求，這表明專(zhuān)門(mén)針對一個(gè)客戶(hù)來(lái)生產(chǎn)這類(lèi)專(zhuān)用器件并不是可行的商業(yè)行為。為此，新型微控制器趨向于標準產(chǎn)品而不是專(zhuān)用器件，以越來(lái)越多的功能，吸引整個(gè)市場(chǎng)。雖然這些附加特性使微控制器功能更強，但也大大提高了成本，使其更難應用于對成本敏感的市場(chǎng)，例如汽車(chē)和消費類(lèi)行業(yè)。如果不從根本上著(zhù)眼芯片功能，則很難解決這個(gè)問(wèn)題。

　　靈活的微控制器解決方案

　　對該問(wèn)題的解決方案之一是采用FPGA來(lái)靈活地實(shí)現芯片功能。這些器件大大縮短了工程開(kāi)發(fā)時(shí)間，降低了芯片多次試制的成本，是微控制器有力的替代方案。在設計過(guò)程中，FPGA不像微控制器那樣會(huì )漏掉某些特性，它可以編程，并能根據需要進(jìn)行改寫(xiě)，快速完成原型開(kāi)發(fā)，更迅速地將產(chǎn)品推向市場(chǎng)。如果需求變化，即使器件已經(jīng)應用到產(chǎn)品中，還可以在現場(chǎng)對其進(jìn)行更新。

　　汽車(chē)系統圖像控制器應用就是FPGA優(yōu)于傳統控制器的一個(gè)例子。盡管汽車(chē)市場(chǎng)需要低成本FPGA來(lái)實(shí)現圖像等各種功能，但要采用大量的芯片，因此，在可編程器件中實(shí)現復雜功能的成本太高。

　　靈活的微控制器不但性?xún)r(jià)比好，而且非常切合用戶(hù)需求。其性?xún)r(jià)比之所以好，是因為采用了90nm結構化ASIC――如Altera HardCopy器件作為基本芯片，其功能在大量經(jīng)過(guò)預定義和靈活的構建模塊庫中進(jìn)行選擇，可以針對客戶(hù)需求進(jìn)行定制。在開(kāi)發(fā)過(guò)程中，HardCopy結構化ASIC與傳統的微控制器不同，它支持從原型FPGA到微控制器的無(wú)縫移植。CPU和總線(xiàn)體系結構都是靈活的微控制器方案所獨有的，可以針對專(zhuān)門(mén)的客戶(hù)應用，以合適的功能和特性映射到設計中。HardCopy系列的優(yōu)點(diǎn)包括：

　　芯片

　　* 比FPGA快50％

　　* 內核功耗比FPGA低70％

　　* 管芯小60%至85％軟件
　
　　* 統一的FPGA和HardCopy設計環(huán)境

　　* 功耗和性能管理工具

　　* 價(jià)格低廉，使用方便封裝

　　* 與FPGA引腳至引腳兼容

　　* 低成本產(chǎn)品封裝

　　* 不需要重制電路板

　　RISC CPU

　　這一方案中使用的CPU是Altera Nios II嵌入式處理器，與一般情況不同，它并不固定在預定的芯片中，而是利用實(shí)際工具，根據系統體系結構的要求而自動(dòng)生成，和整個(gè)電路需要的其他邏輯一起裝入FPGA中。這樣，可以根據專(zhuān)門(mén)應用，使用Altera的SOPC Builder工具對處理器內 核進(jìn)行參數化設置，以占用最少的邏輯，實(shí)現最合適的功能。

　　N ios II處理器采用標準RISC體系結構，具有單獨的地址總線(xiàn)和數據總線(xiàn)，都是32位寬。兩種總線(xiàn)通過(guò)單獨的緩沖進(jìn)行工作，還可以在總線(xiàn)系統中進(jìn)一步分開(kāi)。最后，由系統設計人員確定代碼和數據是使用不同的存儲器，還是放在共享存儲器中。Nios II處理器含有每一處理器的大部分功能單元，設置決定其特性。例如，可以根據要求來(lái)選擇硬件乘法器、桶形移位寄存器和硬件除法器。指令和數據緩沖也是如此，其容量大小可以調整，也可以完全不用。

　　總線(xiàn)體系結構

　　傳統上，微控制器一直采用單總線(xiàn)，由仲裁器對總線(xiàn)監控，分配資源。這對總線(xiàn)而言非常不利，作為系統的中心資源，很快就成為瓶頸。因此，較新的系統采用了多層總線(xiàn)，特別是多條總線(xiàn)并行工作的SoC。Altera的Avalon總線(xiàn)結構工作原理相似，不同之處在于――其他多層總線(xiàn)中，層數都是固定不變的，而Avalon可以自由選擇所需要的層數。

　　考慮到EMC和功耗問(wèn)題，有時(shí)可以采用與系統其他部分運行速率不同的外圍模塊。當以更高的速率運行存儲器接口，訪(fǎng)問(wèn)時(shí)間相對較短，而系統其他部分運行在較低時(shí)鐘速率時(shí)，這種方法比較適用。還可以將許多低時(shí)鐘速率模塊整合到一起。為滿(mǎn)足EMC或者功耗要求，使用SOPC Builder能夠輕松地將這些單元與其他運行速率很高的系統分開(kāi)。這樣可以自動(dòng)生成同步不同時(shí)鐘域所需的邏輯，而設計人員只需指定哪些模塊運行在給定的時(shí)鐘域上即可。

圖1 汽車(chē)信息娛樂(lè )平臺

在FPGA中實(shí)現微控制器

　 由于這類(lèi)系統要比簡(jiǎn)單的圖像控制器復雜得多，在大多數情況下，

FPGA被用作原型開(kāi)發(fā)工具。采用FPGA作為原型大大降低了開(kāi)發(fā)風(fēng)險，它可以進(jìn)行全面的驗證、固件開(kāi)發(fā)和現場(chǎng)測試。

　 使用FPGA進(jìn)行原型開(kāi)發(fā)意味著(zhù)工程師可以在系統運行器件，在真實(shí)的環(huán)境中進(jìn)行測試。這樣，工程師能夠確定仿真過(guò)程中難以發(fā)現的潛在設計缺陷。

　　軟件開(kāi)發(fā)已經(jīng)是整個(gè)開(kāi)發(fā)周期中的主要部分。軟件開(kāi) 發(fā)需要大量的時(shí)間和資源，因此，原型系統能夠縮減整個(gè)開(kāi) 發(fā)周期，發(fā)現瑕疵和兼容性問(wèn)題。

　　對系統進(jìn)行現場(chǎng)測試有利于發(fā)現系統和器件缺陷，而這在實(shí)驗室中卻難以實(shí)現。在很多情況下，銷(xiāo)售人員為獲得訂單而有必要進(jìn)行系統演示。對于最初的規范，還需要加入某些新特性和功能。不論是以前沒(méi)有發(fā)現的問(wèn)題還是新加入的特性，FPGA原型開(kāi)發(fā)都可以迅速進(jìn)行修改，降低較大的一次性工程成本，令生產(chǎn)周期縮短。

圖2 靈活的汽車(chē)微控制器解決方案

靈活的微控制器解決方案中的最終單元是進(jìn)行ASIC的開(kāi)發(fā)。建立并測試原型系統后，將設計交給Altera，轉為HardCopy結構化ASIC。與其他的結構化ASIC不同，HardCopy器件使用和FPGA原型相同的 構建模塊，因此，不必重新對設計進(jìn)行綜合，或者進(jìn)行更多的驗證。使用HardCopy器件的周轉時(shí)間較短，設計人員可以很快地完成FPGA邏輯，盡可能地降低成本。

結論

　　下一代汽車(chē)電子系統需要采用非常專(zhuān)業(yè)的低成本器件，以滿(mǎn)足市場(chǎng)需求?？紤]到目前工藝技術(shù)開(kāi)發(fā)成本的攀升，采用傳統微控制器有些不切實(shí)際，而針對較大市場(chǎng)范圍的多功能器件價(jià)格昂貴，也不適合。相反，靈活的微控制器方案針對具體應用開(kāi)發(fā)合適的微控制器，在FPGA中實(shí)現原型開(kāi)發(fā)。設計完成后，甚至是在設計過(guò)程中就可以立即進(jìn)行驗證、軟件開(kāi)發(fā)和現場(chǎng)測試。對于批量生產(chǎn)，FPGA設計直接映射到HardCopy結構化ASIC，而不用重新綜合或再次驗證。