DDR SDRAM在高速數據采集系統中的應用

在數據處理中為了更好地對被測對象進(jìn)行處理和分析，研究人員們把重點(diǎn)更多的放在高速、高精度、高存儲深度的數據采集系統的研究上

由于A(yíng)／D芯片及高性能的FPGA的出現，已經(jīng)可以實(shí)現高速高精度的數據處理，則進(jìn)行大批量高存儲深度的數據處理成為當前要解決的主要問(wèn)題

l 常用存儲器的比較

現在用于數據采集系統的存儲器常見(jiàn)的有先進(jìn)先出存儲器(FIFO)、靜態(tài)RAM和SDRAM等FIFO由于容量和速度的限制，不是實(shí)現大容量存儲的首選目前，最為常見(jiàn)的存儲器就是靜態(tài)存儲器(SRAM)，靜態(tài)存儲器有控制簡(jiǎn)單、功耗低的優(yōu)點(diǎn)當前大容量的SRAM可以達4 MB，存儲時(shí)鐘速率250 MHz

如果要實(shí)現單通道32 M的存儲深度和200 M的數據傳輸速度，就要由8×1片SRAM拼合起來(lái)才能實(shí)現但由于每片SRAM都要有獨立的地址對應存儲的數據，這對設計者進(jìn)行制版和布線(xiàn)都是一個(gè)極大的挑戰與靜態(tài)存儲器相比，單數據率動(dòng)態(tài)存儲器(SDR SDRAM)具有存儲密度高、速度快等特點(diǎn)，數據線(xiàn)位寬可最大可以達到64 b，很適合于高速采樣系統標準的SDR SDRAM可以達到的時(shí)鐘頻率達100 MHz以上，如果要滿(mǎn)足系統存儲速率的要求則至少需要有2×12 b的數據位寬，而目前并沒(méi)有64 b或32 b的SDRSDRAM，則需要使用多片拼合這樣，對應于一個(gè)通道的存儲就至少需要有2片12 b的動(dòng)態(tài)存儲器才能滿(mǎn)足存儲的需要，顯然成本比較高

雙速率同步動(dòng)態(tài)隨機訪(fǎng)問(wèn)存儲器(DDR)，是在SDRAM存儲技術(shù)上發(fā)展而來(lái)的一種新型存儲器件，在計算機行業(yè)得到了廣泛的應用其特點(diǎn)是采用了雙倍速率結構實(shí)現高速操作，其在同一時(shí)間內傳輸的數據量是SDRSDRAM的2倍，最大傳送數據的時(shí)鐘速率可達400 MHz，而存儲一個(gè)通道的數據只需要1片16 b的DDR，并且單位存儲成本和SDR SDRAM相比并沒(méi)有提高因而，對于高速數據采集系統，無(wú)論從成本還是性能方面考慮，采用DDR作為系統的存儲器件是合適的但DDR卻帶來(lái)了相對復雜的控制工作，不僅需要與SDRSDRAM一樣進(jìn)行定時(shí)刷新，而且較SDRAM增加了新的控制信號和使用了新的電平標準

2 DDR的基本工作原理

所謂DDR的雙倍速率結構，即在數據隨路時(shí)鐘的上升沿和下升沿各發(fā)送一次數據，這樣在一個(gè)時(shí)鐘周期內可完成雙倍速率的數據傳輸由于DDR的控制邏輯比較復雜，這里只對其寫(xiě)模式下的工作原理進(jìn)行介紹，如圖1所示

3 DDR控制模塊的設計

根據DDR芯片控制要求，在設計中將DDR主控制模塊分為5個(gè)子模塊，分別是初始化模塊、外部刷新模塊、主狀態(tài)機模塊、地址模塊和命令輸出模塊其具體組成如圖2所示