以頻域時(shí)鐘抖動(dòng)分析加快設計驗證流程

由于數據率的提升，對時(shí)鐘抖動(dòng)分析的需求也隨之水漲船高。在高速串行數據鏈接中，時(shí)鐘抖動(dòng)會(huì )影響發(fā)射器、傳輸線(xiàn)路、及接收器中的數據抖動(dòng)。時(shí)鐘質(zhì)量保證的測量也在發(fā)展。其強調的是，就位錯誤率而言，建立時(shí)鐘效能與系統效能的直接關(guān)聯(lián)性。我們將回顧參考時(shí)鐘的作用及時(shí)鐘抖動(dòng)對數據抖動(dòng)的影響，并討論運行在E5052B 信號源分析儀（SSA） 上的Agilent E5001A 精確時(shí)鐘抖動(dòng)分析應用所采用之新測量技術(shù)，該技術(shù)具有出色的功能、可測量超低的隨機抖動(dòng)（random jitter ，RJ）及對RJ 與周期抖動(dòng)（periodic jitter ，PJ）成分的實(shí)時(shí)抖動(dòng)頻譜分析，從而提高設計質(zhì)量。我們還將討論這種可加快設計驗證流程的新技術(shù)的實(shí)時(shí)測量能力。

參考時(shí)鐘在高速串行應用中的作用

圖1 顯示了參考時(shí)鐘的主要組成部分。發(fā)射器通常將一組低速率的并行信號連續串行（serialize）成一串行數據串流。信號傳播的傳輸信道包括背板和纜線(xiàn)。接收器會(huì )對進(jìn)入的串行數據進(jìn)行解釋、重建其時(shí)鐘信號，而且通常要將其解串行（de-serialize）成為并行數據串流。在許多像這一類(lèi)的描述中，多把參考時(shí)鐘當作是一種組成要素，而不是關(guān)鍵的參與者（player）。但在高速率串行數據系統中，參考時(shí)鐘則會(huì )被當作關(guān)鍵組件來(lái)使用。通常參考時(shí)鐘是以遠低于數據率的頻率來(lái)進(jìn)行振蕩，然后在發(fā)射器中進(jìn)行倍頻。發(fā)射器使用參考時(shí)鐘來(lái)定義在串行數據串流中邏輯轉換的時(shí)序。發(fā)射數據中含有參考時(shí)鐘的特征。在接收器端，會(huì )出現兩種不同的情況。如果參考時(shí)鐘還未分配，接收器從數據串流中恢復一個(gè)時(shí)鐘，例如，使用鎖相環(huán)（PLL），并使用該時(shí)鐘來(lái)及時(shí)地定位出采樣點(diǎn)。如果參考時(shí)鐘已經(jīng)分配，則接收器采用數據信號和參考時(shí)鐘來(lái)對采樣點(diǎn)定位。

時(shí)鐘抖動(dòng)對發(fā)射器數據抖動(dòng)的影響

參考時(shí)鐘為系統時(shí)序的根本來(lái)源。它提供了發(fā)射器的時(shí)基（time-base）。在分布式及非分布式時(shí)鐘系統中，參考時(shí)鐘的特征在接收器時(shí)鐘恢復電路中重現?，F在，我們要了解一下時(shí)鐘抖動(dòng)是如何在系統的發(fā)射器中傳播的。

要定義邏輯轉換的時(shí)序，發(fā)射器必須用一個(gè)適當的因素對參考時(shí)鐘進(jìn)行倍頻，以得到數據率。例如，對于100 MHz 參考時(shí)鐘和一個(gè)5 Gb/s 的輸出信號，發(fā)射器會(huì )用PLL 會(huì )參考時(shí)鐘增加50倍。PLL 乘法器（multiplier）既放大了時(shí)鐘抖動(dòng)，也引入其自身的抖動(dòng)，主要是來(lái)自PLL 壓控振蕩器 （Voltage Controlled Oscillator，VCO）的RJ 抖動(dòng)。頻率增加n倍的效果是，是把相位噪聲功率對載子比（phase noise power to carrier ratio）放大n2倍，所以抖動(dòng)就會(huì )迅速地提高。

發(fā)射器中的PLL 乘法器有一定的頻率響應，通常為秒級的響應，如圖3所示。非均勻的頻率響應帶來(lái)了一個(gè)有趣的問(wèn)題：時(shí)鐘抖動(dòng)究竟有什么影響？如果PLL 性能良好且有零頻寬，就可以過(guò)濾掉所有的時(shí)鐘抖動(dòng)，從而為發(fā)射器提供無(wú)抖動(dòng)的時(shí)基。當然，零頻寬意味著(zhù)無(wú)限長(cháng)的鎖定時(shí)間，所以要有所妥協(xié)。但PLL 頻寬越窄，從參考時(shí)鐘進(jìn)入數據的抖動(dòng)就越少。要想確定時(shí)鐘是否是以所要的BER 在系統中運行，就要仔細地測試抖動(dòng)頻譜。

現實(shí)世界中的抖動(dòng)源

現實(shí)世界中的高速數據電路中有許多抖動(dòng)源，如圖4所示。如前面所述，時(shí)鐘信號通常分布到多個(gè)IC中，時(shí)鐘頻率可倍頻（multiplied）與/或分頻（divided）。假定來(lái)自晶體振蕩器的參考時(shí)鐘有更低的抖動(dòng)，倍頻或分頻的輸出時(shí)鐘會(huì )由于IC的附加噪聲（additive noise）或來(lái)自其它設備的干擾而變得不干凈。

一個(gè)主要的污染源是典型開(kāi)關(guān)頻率為100 kHz到1 MHz的開(kāi)關(guān)電源噪聲。這種開(kāi)關(guān)電源噪聲可以進(jìn)入到時(shí)鐘信號線(xiàn)路中，在圖中左下方為PJ抖動(dòng)。

其它周期抖動(dòng)成份源可以是數據或時(shí)鐘線(xiàn)路的干擾，而且相互間調變的（inter-modulation）產(chǎn)物會(huì )進(jìn)入時(shí)鐘線(xiàn)路，它也被視為PJ 抖動(dòng)的成份。只要PJ 成份遠離時(shí)鐘頻率，就可以插入一個(gè)帶通常濾波器（或低通濾波器）來(lái)抑制這些抖動(dòng)。問(wèn)題是當周期抖動(dòng)接近到時(shí)鐘頻率時(shí)，高Q的（high-Q）濾波器在高頻的情況下很難實(shí)現。對于參考時(shí)鐘的RJ抖動(dòng)，一個(gè)時(shí)鐘分頻電路會(huì )加進(jìn)寬帶噪聲，造成輸出時(shí)鐘信號的RJ抖動(dòng)增加。

為了診斷問(wèn)題，必須在電路實(shí)際位置上及/或在運行條件下，分析時(shí)鐘抖動(dòng)的特點(diǎn)。

透過(guò)相位噪聲測量技術(shù)分析時(shí)鐘抖動(dòng)的特點(diǎn)

要全面分析時(shí)鐘信號需要飛秒級（femto )[fai](f [fai] second）的精度，這只能以相位噪聲測量技術(shù)來(lái)實(shí)現。相位噪聲分析提供了兩個(gè)關(guān)鍵測量：S (t)，兩者中含從時(shí)鐘相位信息到相位噪聲測量頻寬限制的所有內容。[fai]與利用相位噪聲分析儀分析RJ 抖動(dòng)可實(shí)現兩個(gè)重要目標。第一是整合RJ )冪級數（power- series）的特點(diǎn)可以找到RJ[fai] (f[fai]抖動(dòng)頻譜，即從所需頻寬中抽取相對應RJ 高斯分布的寬度。其次是，分析S 抖動(dòng)的主要原因。（圖5） PJ 成份在相位噪聲頻譜中會(huì )被看成是雜散信號（spur）。PJ 頻率的知識有助于診斷故障。了解每個(gè)PJ 頻率的PJ rms 也有助于理解各PJ 成份對整體時(shí)鐘抖動(dòng)的作用，以檢查如果移除了主要的PJ 成份，會(huì )對總抖動(dòng)有多大的影響。（圖6）

以先進(jìn)架構進(jìn)行實(shí)時(shí)的抖動(dòng)測量

不像傳統抖動(dòng)測量的范例一樣，配有E5001A 軟件的E5052B SSA 提供了對相位噪聲測量的實(shí)時(shí)抖動(dòng)分析。該儀器采用有參考源的PLL 方式。它可自動(dòng)檢測時(shí)鐘頻率，而內建的參考源會(huì )自動(dòng)地在幾毫秒內調節到時(shí)鐘頻率，并測量來(lái)自維持PLL的相位檢測器之噪聲信號。以250 MSa/sADC 擷取的噪聲信號可支持100 MHz的抖動(dòng)頻寬測量，覆蓋了OC-192抖動(dòng)的分析范圍。實(shí)時(shí)FFT 可動(dòng)態(tài)地取得頻域數據，提高了測量的速度。例如，它每次只需0.3 秒來(lái)測量1 kHz 到100 MHz的頻寬。

采用交叉相關(guān)技術(shù)的抖動(dòng)噪聲基準

E5052B抖動(dòng)測量的分辨率和噪聲基準（noise floor）非常低，通常為10Gbps 速率的飛秒級RJ 抖動(dòng)噪聲基準。由于有限的動(dòng)態(tài)范圍ADC、和內部干擾時(shí)基相對較大的殘存抖動(dòng)，典型的高性能（實(shí)時(shí)或采樣）示波器具有超過(guò)上百飛秒的抖動(dòng)噪聲基準。E5052B 透過(guò)檢測消除了較大載波信號的基頻的相位噪聲，維持較寬的動(dòng)態(tài)范圍。即使在低于其內部時(shí)基的殘存抖動(dòng)時(shí)，E5052B也可使用獨特的交叉相關(guān)技術(shù)在兩個(gè)獨立的內部測量通道間擴充抖動(dòng)測量極限（圖7）。使用這種交叉相關(guān)（cross-correlation）技術(shù)，E5052B 可實(shí)現比當今高性能示波器低100 到1,000 倍的抖動(dòng)噪聲基準 （圖8）。

實(shí)時(shí)地模擬PLL 回應

圖9 為PLL 響應功能直接用于時(shí)鐘相位噪聲信號效果的一個(gè)例子。從其中可以看出頻譜中的不同部分是如何被抑制的，從而可分析與應用相關(guān)的抖動(dòng)。E5052B對相位噪聲測量的實(shí)時(shí)抖動(dòng)分析加快了設計流程。任何PLL 響應功能都可移植到E5052B SSA 中，使用者就可以輕松而迅速地從設備到設備模擬PLL 的響應了。

結論

對于高速串行數據應用，時(shí)鐘抖動(dòng)分析的主要目標是要確定參考時(shí)鐘抖動(dòng)對系統位錯誤率的影響。最準確的方法是將該應用最差的發(fā)射器（及接收器）的傳輸功能用于應用中，以及測量時(shí)鐘 RJ 抖動(dòng)與PJ抖動(dòng)的結果。運行在E5052B上的E5001A 精密時(shí)鐘抖動(dòng)分析軟件改變了傳統抖動(dòng)測量產(chǎn)品的特點(diǎn)，不只提供了飛秒級精度的全面分析時(shí)鐘抖動(dòng)，還提供了輕松使用及實(shí)時(shí)的抖動(dòng)分析能力，這將有助于加快設計驗證的流程。