集成在半導體測試中的重要性

在今年5月1日于美國加利福尼亞州伯克利（Berkeley）舉行的2006年VLSI測試研討會(huì )上，一個(gè)專(zhuān)家小組探究了可測試設計（DFT）的發(fā)展前景。我們的姊妹出版物EDN的執行主編Ron Wilson報道說(shuō)，討論的主要問(wèn)題是單點(diǎn)工具或集成DFT是否最佳（參考文獻1）。參加討論的專(zhuān)家所代表的公司包括Cadence Design Systems、Mentor Graphics、Synopsys、SynTest和Virage Logic，他們一致認為：如欲建立DFT與設計工具、診斷工具、可制造性設計工具和ATE的聯(lián)系，那么集成將是不可或缺的。

據Wilson報道，與會(huì )專(zhuān)家Sanjiv Taneja（Cadence公司負責Encounter Test產(chǎn)品線(xiàn)的副總裁）發(fā)表意見(jiàn)說(shuō)：EDA行業(yè)是以一批單點(diǎn)工具起步的，而如今這些單點(diǎn)工具已經(jīng)發(fā)展到了適合一種“包容型”架構（all-encompassing architecture）的水準。

構筑一個(gè)用于解決設計、測試和成品率問(wèn)題的包容型架構是Magma Design Automation公司的目標。該公司旨在利用其Talus平臺來(lái)實(shí)現采用65nm及更小工藝幾何尺寸制造的IC的快速設計，這被該公司描述為一個(gè)從RTL至輸出設計數據帶的“光刻實(shí)施流程”（lithography-aware implementation flow）。據Magma公司的一位高級市場(chǎng)主管Behrooz Zahiri稱(chēng)，目前推出的是β版的Talus平臺，用于解決定時(shí)、區域、功耗、信號完整性、DFT和可制造性方面的問(wèn)題。

當我向Zahiri問(wèn)起該技術(shù)的有關(guān)情況時(shí)，他告訴我：Talus的主要特點(diǎn)之一是自動(dòng)化程度有所提高。他把以往的EDA方法描述為“電子設計輔助”，為了把DFT、內置自檢（BIST）、線(xiàn)負載建模、平面規劃以及有可能以單點(diǎn)工具的形式存在的其他功能連接在一起，需要進(jìn)行大量的腳本設計及其他的工作。他說(shuō)：這樣的人工方法已呈難以為繼之勢，因為每項設計的投資金額將有可能從130nm工藝節點(diǎn)時(shí)的500萬(wàn)美元攀升到45nm節點(diǎn)時(shí)的5000萬(wàn)美元。

Zahiri說(shuō)：最初將提供兩種版本的Talus，即：Talus LX和PX，它們分別面向邏輯和結構設計。他說(shuō)：將針對可制造性和成品率學(xué)習進(jìn)一步強化Talus。他表示，更多的細節信息在7月24日至28日于美國加利福尼亞州舊金山舉行的設計自動(dòng)化會(huì )議上公布于眾。

不過(guò)，盡管有人在努力地把設計、測試和成品率控制組合成單一流程，但是，其他的替代方案也在接連面市。例如：Stratosphere Solutions公司剛剛首度推出了其StratoPro平臺，按照該公司首席戰略主管Prashant Maniar的說(shuō)法，這個(gè)平臺是旨在“構建符合集中化市場(chǎng)需求的獨創(chuàng )技術(shù)”的工作成果的一部分，在此場(chǎng)合中，它抑制了由參量可變性所導致的成品率下降。另外，Incentia Design Systems公司最近公布了其TimeCraft軟件的一個(gè)新版本，該軟件是專(zhuān)為改善面向90nm和65nm設計的靜態(tài)時(shí)序分析的準確度和效率而設計的。

歸根結底，集成化的潮流是不可逆轉的，但是，旨在解決前沿工藝中出現的各種問(wèn)題的新型工具同樣也會(huì )不斷涌現。