<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 利用FPGA的新功能保證視頻設計安全性

利用FPGA的新功能保證視頻設計安全性

作者: 時(shí)間:2009-05-14 來(lái)源:網(wǎng)絡(luò ) 收藏

DeviceDNA允許設備生產(chǎn)商將一個(gè)獨一無(wú)二的非易失工廠(chǎng)序列號直接寫(xiě)入到器件中。每個(gè)器件的ID都不同,因此可以將設計綁定到特定的器件中。DeviceDNA可以作為接收設備的獨特序列號,一個(gè)唯一的許可代碼,或者與用戶(hù)定義的寫(xiě)在構造中的認證算法配合使用,從而將特定的設計與特定FPGA器件緊密綁定在一起。如果某些人試圖克隆或拷貝認證過(guò)的設計,或者將位流寫(xiě)入另一片不同的FPGA器件,那么由于器件的ID號碼變化,設計就不會(huì )通過(guò)認證。DeviceDNA是一個(gè)57位長(cháng)的序列號,可以通過(guò)器件內部的邏輯構造讀取。

DeviceDNA與用戶(hù)定義認證算法緊密結合能夠以合理的系統成本實(shí)現所需要的安全度。在采用認證算法的方法中,安全性的關(guān)鍵是算法本身。在本方法中,安全過(guò)程中必須有某些部分要保密,在本案例中則是用戶(hù)定義的算法本身。由于算法在PPGA邏輯構造中實(shí)現,因此成為FPGA數百萬(wàn)配置位中的少數位。除非知道這些位如何組合在一起,或者知道算法本身,否則參于任何試圖拷貝設計的人來(lái)說(shuō),看起來(lái)都僅僅是一堆數字。

用戶(hù)定義的算法可以如系統所需要的一樣簡(jiǎn)單或復雜 - 例如:可以是簡(jiǎn)單的哈希算法,或者更為復雜的三次DES、AES6?、128或256位,甚至是完全定制的算法。同時(shí)還可以將用戶(hù)定義的認證算法集成到接收器的認證流程內部。這樣可以進(jìn)一步將接收單元與流系統、設計與特定的接收單元捆綁在一起,從而進(jìn)一步提高抵抗克隆的安全能力。此外,算法可以改變以支持不同的解密協(xié)議配置,甚至在不同型號或不同代產(chǎn)品間采用不同的算法,從而進(jìn)一步保證安全性。

安全性提高對生產(chǎn)的影響

硬件安全性問(wèn)題同樣適用于生產(chǎn)流程,特別是板級測試和驗證。因此,設計中經(jīng)常將JTAG功能移除,因為JTAG功能易使設計導致反向工程。許多企業(yè)都采用JTAG來(lái)縮短測試時(shí)間并提高測量和驗證流程中的系統測試覆蓋范圍。然而,沒(méi)有JTAG,就需要更多的測試,特別是系統級測試來(lái)保證一定的測試覆蓋范圍。不使用JTAG技術(shù)會(huì )提高生產(chǎn)成本,并最終影響到系統總成本。

JTAG的問(wèn)題在于INTEST命令,用于檢查設計的內部邏輯功能。反向工程時(shí),這一命令可用來(lái)判斷設計的功能。圖3給出了一個(gè)簡(jiǎn)單的例子,其中數據移入寄存器,執行INTEST命令,這樣數據會(huì )在時(shí)鐘作用下移入邏輯構造,進(jìn)入下一寄存器,結果可以被讀出。由于可將總體設計的復雜度縮小到更小的邏輯模塊,因此這一命令可使反向工程的工作更容易。


一些FPGA平臺可幫助防止發(fā)生這一過(guò)程,同時(shí)仍然允許生產(chǎn)商完成其管腳至管腳(pin-to-pin)功能。例如,在Xilinx? Spartan?-3A 平臺中, 可在設計中使用BSCAN_SPARTAN3A宏模塊,其檢測邏輯可監控FPGA構造中的JTAG控制信號,如圖4所示。如果檢測到JTAG控制信號的活動(dòng),用戶(hù)在設計可以立即繞過(guò)關(guān)鍵邏輯或關(guān)斷關(guān)鍵功能,不再執行正確的功能。這樣反向工程人員讀到的將是不正確的功能模塊,在不能完成預期功能的解決方案上浪費時(shí)間和資源。

支持DeviceDNA的FPGA平臺可保證接收機的,同時(shí)還可為測試和驗證流程提供支持,從而能夠提供成本經(jīng)濟的高質(zhì)量安全解決方案,支持多種不同的視頻流加密協(xié)議。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: FPGA 新功能 視頻 設計安全

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>