基于FPGA的UART設計實(shí)現及驗證

通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是數字通信領(lǐng)域流行和廣泛使用的一種接口設備，主要用來(lái)控制符合RS 232-C協(xié)議的計算機與串行設備間的通信。普通串行外設和計算機間的通信，一般使用通用的串行接口芯片，但是這種接口芯片存在體積較大、接口復雜以及成本較高的缺點(diǎn)，會(huì )使得硬件設計更加復雜，并且結構與功能相對固定，無(wú)法根據設計的需要對其邏輯控制進(jìn)行靈活的修改。而目前日趨成熟的SOC技術(shù)則要求將整個(gè)設計的功能集成在單片或幾塊芯片當中，因此，將UART的功能集成在FPGA芯片當中，可以使整個(gè)系統更為靈活、緊湊，性能也更加穩定。本文提出了一種使用VHDL語(yǔ)言開(kāi)發(fā)UAWT的方法，實(shí)現了FPGA與計算機之間的數據通信，并將其應用于FPGA芯片開(kāi)發(fā)的功能驗證當中，從而衍生出了將UART嵌入到EPGA芯片，與計算機互聯(lián)的一種直觀(guān)的FPGA設計的驗證和調試方法。

1 UART通信原理

UART采用通用的RS 232-C串行接口標準，該協(xié)議的優(yōu)點(diǎn)是使用廣泛，幾乎所有計算機和串行外設當中都置有這種接口，其傳輸距離可達15 m，并且實(shí)現較簡(jiǎn)單，用于雙向連接時(shí)最少只需要2條導線(xiàn)即可實(shí)現基本通信。UART的具體幀格式如圖1所示，每幀數據由開(kāi)始位、數據位、奇偶校驗位和停止位四部分依次組成。其中，開(kāi)始位為低電平；數據位長(cháng)度為5，6，7，8不等；奇偶校驗的模式有無(wú)校驗、奇校驗、偶校驗、粘附校驗1和粘附校驗0；停止位為高電平，具體長(cháng)度為1位、1.5位和2位不等，這些選項都通過(guò)UART內部的線(xiàn)性控制寄存器來(lái)確定。當沒(méi)有數據發(fā)送時(shí)，發(fā)送和接收引腳都保持高電平。

2 UART的FPGA實(shí)現

本實(shí)現中，UART主要包括接收模塊、發(fā)送模塊、MODEM控制器和中斷仲裁4個(gè)部分。它們的具體功能如下：

接收模塊 具體作用是接收從串行數據輸入端口SIN送來(lái)的異步數據，并進(jìn)行串／并轉換，此外，接收模塊還包含模塊控制和模塊狀態(tài)配置功能，用來(lái)設置接收數據幀的屬性以及向中斷仲裁模塊輸出狀態(tài)信號；

發(fā)送模塊 其作用是對從CPU送來(lái)的并行數據進(jìn)行并／串轉換，將串行數據從SOUT輸出到串口，同接收模塊相同，該模塊也包含模塊控制和模塊狀態(tài)配置功能；

中斷仲裁模塊 其作用是用來(lái)實(shí)現外部接口對內部寄存器的操作以及中斷信號的仲裁操作，在UART的工作過(guò)程中，發(fā)送和接收模塊的狀態(tài)信號都送入該模塊的線(xiàn)性狀態(tài)寄存器中，經(jīng)過(guò)內部的邏輯操作輸出相應的中斷信號，指示與UART相連的外部設備進(jìn)行相應的讀寫(xiě)操作；

MODEM模塊 其作用是用來(lái)和外部的調制解調器或者其他的UART設備進(jìn)行通信。

2.1 接收模塊

在接收的過(guò)程中，由于串行數據幀異步于接收時(shí)鐘，因此，當檢測到SIN由高電平到低電平的變化將被認為是一幀數據的開(kāi)始位。為避免由于噪聲引起的錯誤數據，本設計中實(shí)現了錯誤開(kāi)始位檢測功能，即要求開(kāi)始位必須在收發(fā)波特率時(shí)鐘的50%以上為低電平。由于我們采用的內部時(shí)鐘其頻率是波特率時(shí)鐘的16倍，因此開(kāi)始位至少在8個(gè)內部時(shí)鐘周期內為低電平才被認為有效。一旦開(kāi)始位被確認，后面的數據比特和校驗比特將會(huì )每16個(gè)內部時(shí)鐘周期采樣一次。

接收模塊包括一個(gè)數據緩沖寄存器和一個(gè)接收移位寄存器。當檢測到開(kāi)始位有效時(shí)，其后的數據比特將會(huì )依次存人數據移位寄存器，根據數據幀的配置，當接收完所有數據比特后會(huì )根據奇偶校驗是否被使能來(lái)判斷下一步進(jìn)行校驗或停止接收，等待外部設備讀取接收到的數據。整個(gè)過(guò)程可通過(guò)狀態(tài)機方便的實(shí)現，狀態(tài)轉移圖如圖2所示。

由圖2不難看出，接收模塊的狀態(tài)機包含4個(gè)狀態(tài)：空閑狀態(tài)(idle)、移位狀態(tài)(shift)、奇偶校驗狀態(tài)(parity)和停止位狀態(tài)(stop)。其工作過(guò)程如下：當系統復位時(shí)，狀態(tài)機進(jìn)入idle狀態(tài)，等待開(kāi)始位，SIN由高電平變?yōu)榈碗娖讲⒈淮_認為有效的開(kāi)始位后，狀態(tài)機進(jìn)入shift狀態(tài)；shift狀態(tài)中，接收模塊為每一個(gè)數據比特移人等待16個(gè)內部時(shí)鐘周期，接收完一幀數據后，若奇偶校驗使能有效，跳轉到parity狀態(tài)，否則，進(jìn)入stop狀態(tài)；在parity狀態(tài)中對奇偶校驗比特進(jìn)行采樣，狀態(tài)機將跳轉到stop狀態(tài)；狀態(tài)機進(jìn)入stop狀態(tài)后，等待16個(gè)內部時(shí)鐘周期后將對停止位的長(cháng)度進(jìn)行采樣，而后進(jìn)人idle狀態(tài)。

2.2 發(fā)送模塊

在發(fā)送過(guò)程中，當發(fā)送數據裝載到發(fā)送保持寄存器后，串行數據將自動(dòng)使能從而進(jìn)行數據傳輸。首先一個(gè)開(kāi)始位被發(fā)送出去，同時(shí)發(fā)送數據由發(fā)送保持寄存器裝載到發(fā)送移位寄存器中，而將數據以波特率時(shí)鐘逐位發(fā)送出去，并按照線(xiàn)性控制寄存器的要求加上奇偶校驗位和停止位。其時(shí)鐘、幀結構配置和工作過(guò)程與接收模塊類(lèi)似，因此，發(fā)送模塊也可以通過(guò)相似的狀態(tài)機實(shí)現。

2.3 中斷仲裁模塊

UART的中斷分為4個(gè)等級，其對應的中斷事件為：接收模塊線(xiàn)性狀態(tài)、接收數據準備就緒、發(fā)送保持寄存器空和MODEM狀態(tài)，它們記錄在中斷識別寄存器中。UART通過(guò)讀取中斷識別寄存器檢測所有的中斷信號，然后指明優(yōu)先級最高的中斷給外部接口。該模塊使用狀態(tài)機實(shí)現時(shí)，共分為5個(gè)狀態(tài)，其中4個(gè)等級的中斷各為一個(gè)狀態(tài)，外加一個(gè)空閑狀態(tài)，根據每次讀取中段識別寄存器的結果確定應進(jìn)入哪一狀態(tài)，從而保證了各級中斷依次被響應。