功率管理：用混合信號FPGA控制電壓攀升率

引言(混合信號FPGA控制多電平系統的電壓攀升率)：隨著(zhù)工藝尺度不斷縮小，器件常常需要多個(gè)電源。為了減小功耗和最大限度地提高性能，器件的核心部分一般趨向于在低電壓下工作。為了與傳統的器件接口，或與現有的I/O標準配合，I/O接口的工作電平往往與核心部分不同，一般都高于核心部分的工作電壓。器件通常支持電平各不相同 (1.8V、2.5V 或 3.3V)的多個(gè)I/O組件。為能重新配置器件或對器件重新編程，通常還需要支持另外一個(gè)電源。顯然，這些電源間相互關(guān)聯(lián)，以及電源數量的增加，會(huì )大大增加板級電源管理的復雜性。

采用現場(chǎng)可編程門(mén)陣列 (FPGA)、數字信號處理器 (DSP) 和專(zhuān)用集成電路 (ASIC) 的設計可能需要4到5個(gè)，甚至更多的電源，需要按照預先設定的順序和電壓攀升率完成上電，從而避免諸如閉鎖、涌流或I/O口爭奪等問(wèn)題。此外，許多應用都要求上電順序和電壓攀升率可調節，以適應不同的應用情況。 為了滿(mǎn)足這些應用要求，功率系統管理部分必須具備上電即用的能力，這樣，它才能對多個(gè)模擬電壓輸入進(jìn)行采樣和監控。功率系統的管理器要基于系統需求，以適當的電壓攀升率順序啟動(dòng)多個(gè)電源。該管理器還需具靈活性，能調節出不同的上電順序和電壓攀升率，并記住上電順序和電壓攀升率控制中使用的參數。

具有上電即用功能的混合信號FPGA在這種類(lèi)型的功率管理控制上具有很多優(yōu)勢。這種FPGA在單芯片中集成了大容量的嵌入 Flash內存塊、可編程邏輯和可配置模擬構件。由于集成了大容量的嵌入Flash內存塊，因此能讓設計人員實(shí)現眾多的任務(wù)，包括記錄系統歷史運行性能、更新工作參數、監視系統參數以預見(jiàn)可能發(fā)生的故障 (即預報功能)、EEPROM仿真，以及啟動(dòng)代碼存儲。除電源管理外，這種器件還能被用于控制開(kāi)關(guān)電壓的攀升率。這種FPGA對模擬系統進(jìn)行適當配置，可實(shí)現對多達30路模擬信號進(jìn)行采樣和監視；同時(shí)利用柵極驅動(dòng)電流能控制多個(gè)電源的上電順序和電壓攀升率的可編程特性，控制多達10個(gè)柵極驅動(dòng)電路。 利用混合信號 FPGA(如 Actel 的 Fusion PSC) 的這種可編程柵極驅動(dòng)電路來(lái)控制電源電壓的攀升率，四線(xiàn)模擬 I/O 結構 (參見(jiàn)圖 1) 是個(gè)關(guān)鍵。四線(xiàn)模擬 I/O 由 4 個(gè) I/O 端構成，包括模擬電壓輸入 (AV)、模擬電流輸入 (AC)、模擬溫度輸入 (AT)，以及單柵極驅動(dòng)輸出 (AG)。AV、AC 和 AT 用于在將模擬信號送到可配置的 12 位逐次逼近寄存器 (SAR) 實(shí)現的模數轉換器 (ADC) 前，對信號進(jìn)行預調。四線(xiàn)模擬輸入的電壓承受能力達 12 V ± 10%。該四線(xiàn)模擬結構在預定標值、正負電壓范圍，以及 I/O 功能上有很大的可配置范圍。

如果設計人員能采用這種四線(xiàn)模擬結構和ADC，混合信號FPGA就可為實(shí)現上電順序管理和電壓攀升率控制提供智能、簡(jiǎn)潔及靈活的解決方案。這種方案不需要外接電阻網(wǎng)絡(luò )、比較電路或MOSFET驅動(dòng)電路之類(lèi)的部件，因而能大幅節省板卡空間和降低系統成本。而且，還能實(shí)現真正的上電順序管理，且不依賴(lài)于主電源的上升時(shí)間。 要實(shí)現對上電順序和上電電壓攀升率的控制，可配置混合信號FPGA，使其不斷地監視各個(gè)電源。該FPGA能根據用戶(hù)定義的條件來(lái)開(kāi)啟功率MOSFET管，為負載提供所需的功率。用戶(hù)可利用其電壓監視功能，及預先定義的電源開(kāi)啟條件，在另一電源達到某一電平時(shí)開(kāi)啟該電源，或在另一電源開(kāi)啟后經(jīng)一定延遲后再開(kāi)啟該電源。同時(shí)，用戶(hù)還可選擇柵極驅動(dòng)電流來(lái)控制各個(gè)電源的上電攀升率；這個(gè)功能是針對外部的P型或N型MOSFET而設計。 圖1所示為典型的功率控制配置。在該配置中，AV和AC代表供電側或電源，AT在負載側，并有一個(gè)由AG輸出控制的外接MOSFET來(lái)控制供給負載的功率。AV監視電源電壓。 一旦電源達到用戶(hù)設定的電平并穩定下來(lái)，就可用AG來(lái)開(kāi)啟MOSFET，使負載側上電。柵極驅動(dòng)是可配置的電流源，需要有一個(gè)上拉電阻或下拉電阻 (見(jiàn)圖2)。

圖 2：AG 連接

AG和外接功率MOSFET決定負載側電源的開(kāi)關(guān)電壓攀升率。我們將通過(guò)下面給出的例子來(lái)說(shuō)明如何確定和控制這個(gè)攀升率。電源電壓 = Vsupply = 5V 上拉電阻 = Rpullup = 300 AG 輸出電流 = Ig = 10 µA 功率MOSFET： 閾值電壓 = VT = 1V 電容 (柵極和源極) = Cgs = 10 nF 電容 (柵極和漏極) = Cgd = 2 nF 圖 2：AG 連接 對本例而言，電源 (Vsupply) 在時(shí)刻0之前就已啟動(dòng)。AV測量該電壓，并已設定Vsupply應最終穩定在5V。此時(shí)，柵極關(guān)斷且無(wú)電流流過(guò)；柵極電壓 (Vg) 也是5V。AG驅動(dòng)在時(shí)刻0就開(kāi)啟，并開(kāi)始形成10 µA (Ig)的匯流。 Vsupply = 5V RpullupVloaddgsPowerMOSFETCgdCgs Ig 在最初一段時(shí)間，Vg將下降，直到柵極和源極間的電壓超過(guò)閾值電壓 (Vt)。該電壓下降速率由dV/dt = Ig/Cgs決定 (一次近似)。Cgd是電壓的非線(xiàn)性函數，通常被稱(chēng)為密勒 (Miller) 電容。在這個(gè)區域，漏極到柵極只有很小的電流，因此密勒電容非常小，此時(shí)Cgs占主導。 一旦Vgs超過(guò)Vt，MOSFET開(kāi)啟。在這個(gè)區域，由于密勒電容已被充電，Vgs處于恒定。漏極電壓 (Vd) 此時(shí)攀升，其攀升率由下面的方程確定：：

dV/dt = Ig/Cgd = 10 µA / 2nF = 5V/mS. 方程1

當 Vd 達到 Vsupply，密勒電容被充電，Vg 將再次開(kāi)始下降。而 Vgs 將繼續增加，直到 Vgs = Ig x Rpullup = 10 µA x 300 = 3V。由于 MOSFET 已完全工作在Vsupply=5V 電源電壓下，此時(shí)，Vd = 5V，Vd = Vsupply C Vgs = 2 V。 選擇 MOSFET 必需小心，要根據系統的要求來(lái)選擇。選擇 Rpullup 也要小心。如果Rpullup 太大，MOSFET 的 Vgs 就可能超過(guò)額定值，造成災難性后果。 在電源電壓一定的情況下，Ig 和 Cgd 決定電源電壓攀升到最終值的速率。圖 3 給出了電源電壓值 (Vsupply)，以及上電期間的 Vg 和 Vd。 用戶(hù)可預設對應功率MOSFET管的各個(gè)Fusion柵極驅動(dòng)的驅動(dòng)電流來(lái)控制電源的電壓攀升速率。Fusion柵極驅動(dòng)有4個(gè)驅動(dòng)電流級別可選：µA、3 µA、10 µA和30 µA。本例中，柵極驅動(dòng)電流 (Ig) 被選為10 µA，用它來(lái)控制Cgd固定為2 nF的功率MOSFET，就將5V電源的電壓攀升速率定為5 V/ms。用戶(hù)只要選擇不同的柵極驅動(dòng)電流，或選擇具有不同特性的功率MOSFET，就可輕松改變電壓攀升速率。 由于針對上電順序和電壓攀升速率的所有控制邏輯和時(shí)序功能都在 FPGA 器件實(shí)現，因此完全可由用戶(hù)來(lái)配置和控制。如果設計需求變更，無(wú)論是在開(kāi)發(fā)期間，甚至在產(chǎn)品已經(jīng)發(fā)布后，只需簡(jiǎn)單進(jìn)行配置就可以完成功率管理方案的升級。 相同的概念可用于一個(gè)系統中的每一個(gè)電源?；旌闲盘朏PGA能控制多達10個(gè)電源，且受控電源電壓可達12V。一旦各個(gè)電源的電壓攀升率經(jīng)編程設定，就能解決這些電源的上電順序問(wèn)題。 構建和維系合適的功率環(huán)境對于系統的正確運行是非常關(guān)鍵的?；旌闲盘朏PGA具有上電即用及單電源工作的優(yōu)勢，能監視板卡上各電源的工作情況，控制它們的上電順序，從而實(shí)現對板卡初始化過(guò)程的控制?；旌闲盘朏PGA可配置，因而適用于任何板卡的功率管理需求。除能控制各電源的上電順序外，混合信號FPGA還可輕松及高效地控制各電源的電壓攀升速率。該功能對于確保系統處理器件 (包括DSP、微控制器和SRAM FPGA) 的正常工作至關(guān)重要。