<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 選擇合適的FPGA千兆位收發(fā)器至關(guān)重要

選擇合適的FPGA千兆位收發(fā)器至關(guān)重要

作者: 時(shí)間:2009-10-20 來(lái)源:網(wǎng)絡(luò ) 收藏

選擇合適的千兆位(GT)是通信和實(shí)時(shí)處理領(lǐng)域尤其需要重點(diǎn)考慮的設計事項,但特定的市場(chǎng)領(lǐng)域可能會(huì )存在太多的標準、協(xié)議或使用模型。有時(shí)針對某一種應用就會(huì )涉及到好幾種標準,為了選擇最適合的千兆位,必須對各種協(xié)議的最新發(fā)展情況了如指掌。

本文引用地址:http://dyxdggzs.com/article/191908.htm


從無(wú)線(xiàn)通信到消費電子產(chǎn)品的眾多不同市場(chǎng)領(lǐng)域都具有業(yè)界標準連接協(xié)議。了解高級協(xié)議及其與低層協(xié)議規范的關(guān)系并充分留意不同行業(yè)對 PHY 定義的情況,將有助于選擇最好的LogiCORE IP高速串行架構向導協(xié)議模板,進(jìn)而實(shí)現我們的設計目標。首先來(lái)回顧一下這些相關(guān)協(xié)議。

OSI:連接協(xié)議模板
開(kāi)放系統互連(OSI)是一種面向全球通信的ISO標準。該標準定義了一個(gè)分七層實(shí)施協(xié)議的框架??刂菩畔哪骋徽军c(diǎn)的應用層開(kāi)始向下逐層傳遞,直至最底層的物理層,隨后通過(guò)通道傳輸到下一站點(diǎn)。而信息返回時(shí)經(jīng)過(guò)各層的順序則與之相反。

三個(gè)PHY子層
當前普遍使用的許多串行連接協(xié)議都在模仿OSI的分層模型。PHY層包括23個(gè)子層,分別為物理編碼子層(PCS)、物理介質(zhì)連接(PMA)子層和可選的物理介質(zhì)相關(guān)子層(PMD)。圖1以方框圖的形式顯示了各層之間的關(guān)系。

圖1 Virtex-5 RX物理子層PCS、PMA和PMD示例方框圖


數據包或數據在發(fā)送時(shí)以正向順序傳輸,即從介質(zhì)訪(fǎng)問(wèn)控制(MAC)層到PCS、PMA及PMD,而接收時(shí)的順序則與之相反。

PHY使用方面的混亂狀態(tài)
人們很容易將PHY誤認為是硅芯片,而混淆其用途。PHY是一個(gè)包括子層的規范層。我們可用單一或多個(gè)器件實(shí)施設計人員通常稱(chēng)之為電子規范的PHY。對子層的使用主要取決于具體的細分市場(chǎng)和所用協(xié)議。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: FPGA 收發(fā)器

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>