基于CPCI總線(xiàn)的通用FPGA信號處理板的設計
加入技術(shù)交流群
輸入時(shí)寬帶寬積為1 028的線(xiàn)性調頻信號，系統實(shí)測脈壓實(shí)部虛部以及模值，如圖9所示。本文引用地址：http://dyxdggzs.com/article/191878.htm
把實(shí)測數據導人Matlab進(jìn)行分析，得到主副比為-42．38 dB，滿(mǎn)足了系統的要求，如圖10所示。
通用信號處理板實(shí)物圖，如圖11所示。
3 結束語(yǔ)
文中設計的基于CPCI總線(xiàn)的通用FPGA信號處理板，具有龐大的數據處理能力和高實(shí)時(shí)性，在實(shí)際應用中實(shí)現了數字下變頻，大時(shí)寬帶寬積數字脈沖壓縮等功能。不用過(guò)多考慮硬件設計問(wèn)題，只要根據通用信號處理板上的資源情況，將設計任務(wù)合理地配置到板上各處理單元中，就可提高系統的可靠性，縮短設計周期。這對于數據處理要求高、實(shí)時(shí)性強、數據量大、處理算法復雜多變的雷達信號處理系統，有著(zhù)重要的實(shí)際意義。
評論