基于CycloneII系列FPGA的DDFS信號源實(shí)現

0 引言
在電子信息領(lǐng)域，函數發(fā)生器(信號源)是通用的設備。近年來(lái)電子信息技術(shù)的飛速發(fā)展，使得各領(lǐng)域對信號源的要求在不斷提高。不但要求其頻率穩定度和準確度高，要求頻率改變的方便性，而且還要求可以產(chǎn)生任意波形，輸出不同幅度的信號等。而實(shí)現頻率合成方法有許多種，但基本上可以歸納為直接頻率合成和間接頻率合成兩大類(lèi)方法。采用傳統的頻率合成技術(shù)要實(shí)現上述要求，幾乎是不可能的。DDFS技術(shù)是自21世紀70年代出現的一種新型的直接頻率合成技術(shù)。DDFS技術(shù)是在信號的采樣定理的基礎上提出來(lái)的，從“相位”的概念出發(fā)，進(jìn)行頻率合成，不但可利用晶體振蕩的高頻率穩定度、高準確度，且頻率改變方便，轉換速度快，便于產(chǎn)生任意波形等，因此，DDFS技術(shù)是目前高精密度信號源的核心技術(shù)。目前已有專(zhuān)用的DDFS芯片，如美國AD公司的AD9850等可用于DDS信號源的開(kāi)發(fā)，但其成本較高。本設計將采用DDFS技術(shù)，在FPGA上進(jìn)行信號源的設計，其成本大大降低，且設計靈活方便，易于各種功能的擴展等。

1 DDFS技術(shù)原理
DDFS技術(shù)的原理：將對正弦等各種信號的采樣量化數據存入ROM存儲器中，在時(shí)鐘的控制下，依次或隔一定步進(jìn)讀取ROM中的數據，再通過(guò)D／A轉換芯片及后級的低通濾波器來(lái)實(shí)現頻率合成的一種方法。其原理框圖如圖1所示。其主要的組成部分包括：相位累加器(也可理解為ROM存儲單元的讀地址發(fā)生單元)、正弦信號采樣量化數據存儲ROM表、D／A轉換及低通濾波器。

DDFS參數計算：DDFS的主要參數包括正弦信號的采樣點(diǎn)數，最高輸出頻率fomax，最低輸出頻率fomax及頻率分辨率△fo等。根據DDFS原理可知，在時(shí)鐘控制下將所有ROM存儲數據依次讀出，則輸出的信號周期最長(cháng)Tomax=NTc，即輸出頻率最低為fomax；只讀出兩個(gè)點(diǎn)(∏／2和3∏／2)的采樣數據，則輸出的信號周期最短Tomin=2Tc，即輸出頻率最高為fomax。其中Tc為時(shí)鐘周期。相應計算如下。
(1)輸出信號頻率通式：fo=Sfc／2n，其中2n為采樣點(diǎn)個(gè)數N，故可知n為采樣后ROM的地址位數；其中S為步進(jìn)長(cháng)度，即每S個(gè)地址取一個(gè)采樣點(diǎn)；
(2)輸出最低頻率
(3)輸出最高頻率雖然根據奈奎斯特采樣定理，一個(gè)周期采樣兩個(gè)點(diǎn)即可保證信號的頻譜信息不丟失，但為了輸出信號濾波后失真較小，一個(gè)周期至少采樣8個(gè)點(diǎn)；故可知S的取值范圍應該為1～2n-3；
(4)頻率分辨率△fo：△fo=fc／2n，與最低頻率一致。

2 DDFS的FPGA實(shí)現的參數計算
本設計充分利用CycloneII系列FPGA芯片EP2C35的片上資源來(lái)實(shí)現一個(gè)基于DDFS的正弦信號源。由于此芯片的片上可用ROM單元為483，840位二進(jìn)制，因此，片上ROM資源只能夠存儲215(32768)個(gè)8位二進(jìn)制采樣點(diǎn)的數據。
(1)ROM資源優(yōu)化：由于是正弦信號，因此只要采樣其(0，n／2)區間上的函數值，即可根據其周期性及對稱(chēng)性，求出其他區間上的相應的函數值。故，雖然片上資源只能存儲215(32768)個(gè)8位二進(jìn)制數據，但利用正弦信號的對稱(chēng)性，可實(shí)現217點(diǎn)采樣。由于正弦信號在(n～2n)間為負值，因此輸出函數值時(shí)，需要進(jìn)行補碼轉換；
(2)地址位長(cháng)度：ROM的尋址地址為15位二進(jìn)制數；
(3)步進(jìn)位長(cháng)度：步進(jìn)最大應為217／23=214，即步進(jìn)為14位的二進(jìn)制數；
(4)相位控制字：相位是指讀取數據時(shí)，應該屬于(0，2n)上的哪個(gè)區間，由于共有4個(gè)不同的區間。故可采用2位的二進(jìn)制數來(lái)標識；不同的相位區間，決定著(zhù)地址的讀取方向及輸出函數值是否取補碼運算；
(5)任意波形的產(chǎn)生：要產(chǎn)生任意波形，可利用任意波形如矩形脈沖、三角波、鋸齒波等的傅利葉級數分解表達式，取其前有限次(如10次)諧波進(jìn)行求和并存入指定的RAM單元，再依次讀出數據，即可產(chǎn)生任意的信號。也可以將相應波形的數據進(jìn)行采樣，存入ROM中，按一定步進(jìn)進(jìn)行讀取。通過(guò)以上分析，在充分利用片上存儲單元，不擴展外部存儲器，地址時(shí)鐘為10 MHz的基礎上，可得頻率分辨率為△f=78 Hz，輸出信號最高頻率(一個(gè)周期最少采樣8個(gè)點(diǎn))為fomax=fc／8=1．25 MHz；輸出信號最低頻率為fomin=Sfc／2n|s=1=fc／217=78 Hz。若采樣點(diǎn)達到232個(gè)及以上，頻率分辨率可以做到0．015 Hz，達到mHz量級?？梢?jiàn)利用Cyclone II系列芯片設計出性能優(yōu)良的信號源。