采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實(shí)現創(chuàng )

人們對寬帶服務(wù)的帶寬要求越來(lái)越高，促使芯片供應商使用更多的高速串行收發(fā)器。因此，下一代應用采用了多種數據速率，從幾Mbps 到數百Gbps，在一種設備中集成了多種協(xié)議和服務(wù)。以太網(wǎng)等迅速發(fā)展的標準以及對提高數據速率的需求使得高速收發(fā)器成為主要的性能判定依據。標準單元ASIC 和ASSP 不具有人們需要的靈活性，其成本和風(fēng)險無(wú)法讓用戶(hù)及時(shí)實(shí)現技術(shù)創(chuàng )新。本文介紹帶有收發(fā)器的全系列40-nmFPGA 和ASIC，發(fā)揮前沿技術(shù)優(yōu)勢，在前一代創(chuàng )新基礎上，解決下一代系統難題。
引言
現代意義上的互聯(lián)網(wǎng)雖然只經(jīng)歷了十幾年的時(shí)間，卻已經(jīng)成為技術(shù)創(chuàng )新和帶寬增長(cháng)的主要推動(dòng)力量。更新現有通信系統以及新應用的出現要求采用更大的寬帶和更高的數據速率。今天，以視頻為主的網(wǎng)絡(luò )下載和點(diǎn)對點(diǎn)網(wǎng)絡(luò )連接( 文件共享) 占用了80% 的帶寬。流媒體( 視頻點(diǎn)播電影和電視)、IP 承載視頻和互聯(lián)網(wǎng)游戲等新應用占用的帶寬不到10% ?？紤]到這些因素，互聯(lián)網(wǎng)仍處于發(fā)展初期，今后將持續強勁增長(cháng)。
市場(chǎng)上最近推出的通信設備已經(jīng)開(kāi)始向40 甚至100 千兆以太網(wǎng)(GbE) 端口過(guò)渡，以更低的成本和功耗，在更緊湊的封裝中實(shí)現更大的帶寬。而且，摩爾定律還在不斷推動(dòng)著(zhù)半導體行業(yè)發(fā)展，集成電路上的晶體管數量每?jì)赡昃蜁?huì )加倍。新一代產(chǎn)品使用45-nm 或者40-nm 工藝來(lái)集成更多的功能，提高每一功能的工作性能和邏輯密度，降低功耗，而滿(mǎn)足日益增長(cháng)的帶寬需求的關(guān)鍵則是更多、更快的高速串行收發(fā)器。
本文介紹高速串行收發(fā)器的發(fā)展趨勢，以及系統規劃人員和設計人員所面臨的挑戰。文章還回顧了某些特殊的市場(chǎng)需求，為滿(mǎn)足這些需求，可編程邏輯器件(PLD) 供應商必須提供帶有收發(fā)器的多種產(chǎn)品組合。這些器件具有豐富的邏輯、特性和I/O 功能，客戶(hù)利用它們能夠開(kāi)發(fā)出滿(mǎn)足各種性能、功耗和成本目標的產(chǎn)品。
高速收發(fā)器技術(shù)的發(fā)展趨勢提高高速串行收發(fā)器的數據速率以及器件中收發(fā)器的數量可以實(shí)現更大的帶寬和更高的數據速率。使用以
下技術(shù)可以獲得帶寬達到100G 的接口：
■ 10 個(gè)10.3-Gbps 收發(fā)器(CAUI 協(xié)議)
■ 20 個(gè)6.375-Gbps 收發(fā)器(Interlaken 協(xié)議)
■ 40 個(gè)3.125-Gbps 收發(fā)器(XAUI 協(xié)議)
■ 100 個(gè)1.25-Gbps 收發(fā)器(SGMII 協(xié)議，注意，這只是用于演示目的，并不實(shí)用)
考慮到每個(gè)器件所有輸入和輸出數據通道的兩端口需求，如果收發(fā)器數據速率不能相應的提高，即使是采用最現代的工藝技術(shù)也難以滿(mǎn)足收發(fā)器的數量要求。
很多系統混合了DSP 模塊、控制處理器、ASSP、ASIC 和FPGA。系統規劃人員面臨的挑戰是對系統進(jìn)行劃分，把這些器件連接起來(lái)，以滿(mǎn)足應用性能和帶寬要求。在很多情況下，由于A(yíng)SSP 和ASIC 技術(shù)創(chuàng )新發(fā)展較慢，無(wú)法實(shí)現更快的接口。另一挑戰是這些器件所提供的各類(lèi)協(xié)議，規劃人員不得不犧牲性能，重新使用原來(lái)的接口。這一般通過(guò)橋接器件――傳統的FPGA，連接原來(lái)的協(xié)議和新協(xié)議。解決這些問(wèn)題最終會(huì )降低系統成本。
帶有收發(fā)器的數據鏈路不但支持更高的數據吞吐量，而且功效非常高，進(jìn)一步提高了系統集成度，成為系統的關(guān)鍵組成部分。串化器/ 解串器(SERDES) 收發(fā)器是替代原有并行技術(shù)所必須采用的技術(shù)。通過(guò)使用收
發(fā)器技術(shù)，設計人員能夠解決當今高速數據鏈路設計中的關(guān)鍵問(wèn)題：
■ 信號完整性：相對于并行接口，串行接口的延時(shí)和偏移都比較低。在串行協(xié)議應用，以及驅動(dòng)背板方面，要求收發(fā)器具有優(yōu)異的信號完整性，較低的抖動(dòng)和誤碼率(BER)。
采用帶有收發(fā)器的全系列40-nm FPGA 和ASIC 實(shí)現創(chuàng )新設計Altera 公司
2
■ 復雜的電路板：使用串行接口可以減小電路板面積，減少所使用的電路板元件數量以及電路板層數。例如， PCI Express (PCIe) 接口將引腳和電路板面積減少了50%，而帶寬提高了一倍。
■ 功耗和散熱：串行接口的功耗要低于并行接口。例如，Stratix IV GT FPGA 的10G 接口在10.3 Gbps 時(shí)的功耗為190 mW， Altera 40-nm 收發(fā)器上的收發(fā)器 PMA 功率。表1 詳細列出了40-nm 工藝節點(diǎn)各種數據速率下的功耗。
總之，系統規劃人員面臨三種主要挑戰：
■ 在提高帶寬和數據速率時(shí)，需要更多、更快的收發(fā)器。
■ 既有原來(lái)的高速協(xié)議，又有各種不斷發(fā)展的新標準。
■ 符合背板和協(xié)議要求需要有優(yōu)異的信號完整性。
收發(fā)器接口是系統規劃人員首先要考慮的關(guān)鍵因素，而器件選擇取決于所能夠提供的功能、性能、功耗和成本目標。最終，一定的市場(chǎng)需求決定了收發(fā)器系列產(chǎn)品最合適的功能。
市場(chǎng)需求
圖1 顯示了使用以太網(wǎng)協(xié)議的幾個(gè)例子，目前的通信基礎設施中使用了收發(fā)器。網(wǎng)絡(luò )中的每一部分都使用
了串行收發(fā)器技術(shù)，但是有不同的帶寬要求。越靠近用戶(hù)側，成本和功耗就越敏感，同時(shí)，帶寬也在降低，
收發(fā)器速率和數量也在減少。此外，隨著(zhù)實(shí)際應用中處理需求的變化，器件密度和特性的關(guān)系也在不斷變
化。

圖1. 通信基礎設施中的收發(fā)器
表1. PMA 收發(fā)器功耗/ 通道對比

3
固網(wǎng)接入、傳輸和網(wǎng)絡(luò )設備
以太網(wǎng)已經(jīng)發(fā)展成為當今應用最廣泛的物理層和鏈路層協(xié)議。而作為IEEE 標準802.3ae 于2002 年發(fā)布的10GbE 是目前最快的標準， IEEE正在制定40GbE和100GbE 以太網(wǎng)標準。網(wǎng)絡(luò )已經(jīng)向數據包傳輸和全以太網(wǎng)設備過(guò)渡，應用范圍包括數據包處理和流量管理功能為主的橋接和全數據通道處理等(1)。根據網(wǎng)絡(luò )中靠近用戶(hù)的程度以及位置，帶寬從10 Gbps 至20 Gbps 發(fā)展到 40 Gbps 至80 Gbps，甚至是100 Gbps。并不存在能夠滿(mǎn)足所有需求的解決方案，因此，設備必須能夠支持不同的密度、特性、性能、功耗和成本目標。
關(guān)鍵需求推動(dòng)了技術(shù)創(chuàng )新，包括對集成10G 收發(fā)器、高密度和高性能的需求，以及對以太網(wǎng)、GPON、CEI-6/Interlaken 和SONET/SDH 等協(xié)議標準的支持。
無(wú)線(xiàn)設備
過(guò)去，無(wú)線(xiàn)標準( 空中接口) 在發(fā)展過(guò)程中采用了不同的技術(shù)和物理通道，但是，對于3.9G/4G，更大的載波帶寬(20 MHz) 使得所有主要空中新接口使用OFDMA 技術(shù)。雖然正交頻分復用多址接入/ 多輸入多輸出(OFMDA-MIMO) 方法有可能在不久的將來(lái)實(shí)現技術(shù)融合，但目前的標準仍在不斷發(fā)展，繼續得以實(shí)施。
主要的無(wú)線(xiàn)需求包括在同一系統中對多種標準的支持，新一代體系結構中較強的信號處理能力，減少系統總延時(shí)等，所有這些需求都要求進(jìn)一步提高集成度。而且，無(wú)線(xiàn)解決方案必須能夠靈活的延伸到名為毫微微基站( 以及微微基站、微基站和宏基站等) 的家庭基站中。這些市場(chǎng)和技術(shù)要求推動(dòng)了高度集成方案的發(fā)展，最終成為芯片系統(SoC)。而且，這些收發(fā)器PLD 所具有的優(yōu)點(diǎn)和其他解決方案具有可比性，甚至優(yōu)于其他方案：
■ 在用戶(hù)數量或者每單元吞吐量上的成本和性能
■ 每Mbps 和每mm2 功耗和面積
■ 不同空中接口和協(xié)議的芯片間、卡對卡以及機箱之間接口高速收發(fā)器的靈活性和可更新能力
此外，很難有能夠滿(mǎn)足所有需求的通用解決方案。推動(dòng)技術(shù)創(chuàng )新的關(guān)鍵需求包括更高的集成度，更低的成本，更好的性能，集成了DSP 功能的信號處理能力，以及支持CPRI/OBSAI 和Serial RapidIO® 等專(zhuān)用協(xié)議。
軍事、廣播、計算機和存儲、測試和醫療，以及其他市場(chǎng)領(lǐng)域
其他市場(chǎng)領(lǐng)域對收發(fā)器的需求各有不同，需要綜合考慮密度、性能、特性和功耗要求。PCIe Gen1 和Gen2以及以太網(wǎng)等標準協(xié)議得到了廣泛應用。某些市場(chǎng)對協(xié)議有特殊的要求，例如，廣播應用的SDI，以及計算機和存儲的SATA/SAS、HyperTransport 和QPI 等。由于很多應用只需要采用支持專(zhuān)用協(xié)議的收發(fā)器，因此， 10G 收發(fā)器在寬帶連接上迅速得到了應用，成為很多產(chǎn)品的主要技術(shù)推動(dòng)力量。
關(guān)鍵技術(shù)
帶有收發(fā)器的FPGA 和ASIC 系列產(chǎn)品采用的技術(shù)包括工藝技術(shù)、支持可編程功耗技術(shù)的功耗和性能優(yōu)化措施、邏輯架構、I/O、PLL、外部存儲器接口、高速串行收發(fā)器、時(shí)鐘數據恢復和時(shí)鐘產(chǎn)生、預加重和均衡，以及在PCIe 等協(xié)議上應用硬核知識產(chǎn)權(IP) 等。