<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 低功耗FPGA電子系統優(yōu)化方法

低功耗FPGA電子系統優(yōu)化方法

作者: 時(shí)間:2010-02-08 來(lái)源:網(wǎng)絡(luò ) 收藏
在各種電路設計中廣泛應用,如何對系統進(jìn)行優(yōu)化成為一個(gè)重要的現實(shí)問(wèn)題。從最早的功耗模型的建立[1],到較完善的FPGA功耗估算模型[2],再到現在功耗估算工具的出現[3],FPGA設計時(shí)對功耗的預估已經(jīng)越來(lái)越準確,節約功耗的方法也越來(lái)越多樣。本文基于FPGA功耗的預估,提出將影響功耗的因素做為功耗函數的參數,根據參數取樣并預估樣點(diǎn)功耗找到功耗函數的最小值,從而得到最佳參數以?xún)?yōu)化系統設計并節約系統功耗的方法。設計了一個(gè)FPGA讀寫(xiě)常用存儲器SRAM的系統,選取了讀寫(xiě)頻率與讀寫(xiě)時(shí)間占空比這兩個(gè)參數來(lái)優(yōu)化系統功耗,通過(guò)對比預估值與實(shí)測值證明了該方法的正確性。
1 FPGA功耗估算工具
1.1 XPower介紹
  Xilinx公司的ISE Design Suite工具套件中提供了功耗仿真器XPower Analyzer,它可以對可編程邏輯器件的功耗進(jìn)行分析[3]。功耗來(lái)源分靜態(tài)功耗和動(dòng)態(tài)功耗兩部分[1]。靜態(tài)功耗主要由晶體管的泄漏電流和FPGA偏置電流引起,它與工藝技術(shù)、晶體管特性、晶體管個(gè)數、采用的絕緣介質(zhì)等因素有關(guān),這些是由FPGA本身決定的,與電路活動(dòng)無(wú)關(guān)。晶體管的泄漏電流主要由三部分組成:亞閾值漏電流、柵極漏電流和源漏極反偏漏電流,已經(jīng)有文獻對它們的值進(jìn)行精確建模[4]。動(dòng)態(tài)功耗是器件核心或I/O在開(kāi)關(guān)狀態(tài)切換中消耗的能量[1]。

  其中Dynamic Power為動(dòng)態(tài)功耗;C為電容量;V為工作電壓;D為每個(gè)節點(diǎn)每秒翻轉次數,f為系統時(shí)鐘頻率。
  XPower給每個(gè)開(kāi)關(guān)元件建立一個(gè)電容模型,根據輸入文件中的信息和特定器件的電容、靜態(tài)功耗等來(lái)估算FPGA的功耗。在輸入文件中,設計文件NCD(native circuit description)提供FPGA布局布線(xiàn)信息;物理約束文件PCF(physical constraint file)提供了設計的時(shí)鐘頻率、工作電壓等信息; 用戶(hù)設置文件XML用于保存XPower的設置,在下次打開(kāi)同一設計時(shí)不必重復這些設置;仿真輸出文件VCD(Value Change Dump)提供了線(xiàn)網(wǎng)翻轉率情況,它記錄了仿真時(shí)的信號變化情況,可以使功耗估算更接近實(shí)際情況[3]。NCD文件 、PCF文件和XML文件都根據FPGA邏輯設計代碼由ISE工具綜合實(shí)現后生成,VCD文件由ModelSim進(jìn)行時(shí)序仿真時(shí)生成。
  XPower的主要輸出文件為PWR文件,即功耗報告文件,它分為靜態(tài)功耗和動(dòng)態(tài)功耗兩部分。從不同的邏輯設計的功耗報告文件可以看出,對同一款芯片,靜態(tài)功耗值比較固定,FPGA的邏輯和工作頻率對它影響較??;動(dòng)態(tài)功耗與FPGA邏輯使用的資源,如I/O、DCM、DSP模塊等相關(guān),同時(shí)也與工作頻率以及寄存器和線(xiàn)網(wǎng)翻轉率相關(guān)。對靜態(tài)功耗與動(dòng)態(tài)功耗都有影響的因素是電壓和環(huán)境溫度。所有可以影響到動(dòng)態(tài)功耗的參數設置得越接近實(shí)際情況,XPower估算結果就越精確。所以XPower的參數設置很重要,特別是決定線(xiàn)網(wǎng)翻轉率的VCD文件,它記錄的仿真情況需要真實(shí)準確。
  FPGA設計流程如圖1所示,可以看出其中XPower估算功耗環(huán)節的重要性,在功耗要求嚴格時(shí),為了節約功耗常常需要修改設計文件。

本文引用地址:http://dyxdggzs.com/article/191793.htm

1.2 XPower可靠性驗證
  為了測出FPGA工作時(shí)的實(shí)際功耗,設計了一個(gè)簡(jiǎn)單系統,直接用可調直流穩壓電源對FPGA各電平供電。由于系統功耗較小,需要考慮供電電源線(xiàn)上的分壓損耗,應在盡量靠近FPGA電源管腳處使用萬(wàn)用表測量電壓,并盡可能將該電壓調節到與設計中選用的供電標準一致(VCCO為3.3 V,VCCINT為1.2 V,VCCAUX為2.5 V)。
  將配置文件下載到FPGA運行后,通過(guò)測量FPGA運行時(shí)的電流和電源電壓得到FPGA實(shí)際功耗。在XPower中選擇該配置文件相應的輸入文件,并使生成VCD時(shí)序仿真文件的激勵與實(shí)際外界激勵一致,且設置XPower中溫度、頻率也與實(shí)測情況一致,可得FPGA在同樣的工作條件下的仿真功耗。
  該實(shí)驗選用的FPGA為Xilinx Spartan 3e xc3s100eH,環(huán)境溫度為25 ℃,驅動(dòng)時(shí)鐘頻率為18.432 MHz。通過(guò)改變FPGA邏輯的驅動(dòng)時(shí)鐘數目、邏輯使用量、I/O數、信號數等,得到不同的FPGA邏輯配置文件。經(jīng)過(guò)實(shí)際測量和XPower估算,分別得到這些配置文件下的功耗測量數據和估算數據。如圖2所示,橫坐標為FPGA配置參數,縱坐標為功耗值。從結果看出,測量值曲線(xiàn)很好地符合了估算值曲線(xiàn)。


上一頁(yè) 1 2 3 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>