EEPW首頁(yè) >>
主題列表 >>
系統優(yōu)化
系統優(yōu)化 文章 進(jìn)入系統優(yōu)化技術(shù)社區
混合信號測試的開(kāi)關(guān)系統優(yōu)化
- 在研發(fā)和生產(chǎn)過(guò)程中進(jìn)行混合信號測量時(shí)，通常需要開(kāi)關(guān)系統來(lái)實(shí)現生產(chǎn)環(huán)境中多個(gè)器件的自動(dòng)化測試并加快測試過(guò)程。開(kāi)關(guān)系統作為實(shí)現測試系統高吞吐能力的一種工具，在對多個(gè)器件進(jìn)行混合信號測量時(shí)尤為重要。然而，針
- 關(guān)鍵字： 混合信號 測試 開(kāi)關(guān) 系統優(yōu)化
低功耗FPGA電子系統優(yōu)化方法
- 首先與實(shí)測系統功耗進(jìn)行對比，驗證了Xilinx公司ISE軟件包中FPGA功耗估算工具XPower的準確性。然后對FPGA設計中影響系統功耗的幾個(gè)相互關(guān)聯(lián)的參數進(jìn)行取樣，通過(guò)軟件估算不同樣點(diǎn)下的系統功耗，找到功耗最低的取樣點(diǎn)，得到最佳設計參數，從而達到優(yōu)化系統設計的目的。實(shí)驗中通過(guò)這種方法，在一個(gè)FPGA讀寫(xiě)SRAM的系統中，在單位時(shí)間讀寫(xiě)操作數固定的條件下，選取了讀寫(xiě)頻率與讀寫(xiě)時(shí)間占空比這兩個(gè)參數來(lái)優(yōu)化系統功耗。最終測試數據證明了該方法的正確性。
- 關(guān)鍵字： FPGA 低功耗 電子 系統優(yōu)化
| 共7條 1/1 1 |
系統優(yōu)化介紹
您好，目前還沒(méi)有人創(chuàng )建詞條系統優(yōu)化!
歡迎您創(chuàng )建該詞條，闡述對系統優(yōu)化的理解，并與今后在此搜索系統優(yōu)化的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對系統優(yōu)化的理解，并與今后在此搜索系統優(yōu)化的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473