基于FPGA的永磁同步電機控制器設計
加入技術(shù)交流群
3．2 電機硬件驅動(dòng)模塊
電機硬件驅動(dòng)模塊實(shí)現clark，park，i_park坐標變換，PI調節器，SVPWM產(chǎn)生器，轉速檢測等硬件模塊等雙閉環(huán)結構。由于上述各個(gè)模塊設計比較簡(jiǎn)單常見(jiàn)，因此，這里主要介紹SoPC時(shí)序控制部分。Reset按鍵為全局復位。復位后系統軟件從主程序入口開(kāi)始執行；而此時(shí)硬件驅動(dòng)模塊中的兩個(gè)狀態(tài)計數器為“-1”。這兩個(gè)計數器計數時(shí)間對應50μs和1 ms，分別對應于電流環(huán)和速度環(huán)的采樣時(shí)間。一旦檢測到來(lái)自NiosⅡ處理器的start高電平信號，該信號作為計數使能信號，這兩個(gè)計數器從“0”開(kāi)始計數，計數為“0”時(shí)產(chǎn)生一個(gè)高電平脈沖信號，電流環(huán)計數器脈沖用于鎖存SVPWM中的Ta，Tb，Tc(三相占空比信號)，并啟動(dòng)A／D轉換。速度環(huán)的
計數器脈沖鎖存一個(gè)反饋速度信號，然后計數器循環(huán)計數。本文引用地址：http://dyxdggzs.com/article/191771.htm
4 仿真結果
該系統設計對電機驅動(dòng)部分進(jìn)行開(kāi)環(huán)驗證。給定uq(旋轉坐標中的力矩分量)為2 048(16位Q12的定點(diǎn))，ud(旋轉坐標中的勵磁分量)為0。正余弦兩個(gè)查找表各有720個(gè)地址，相鄰地址相差0．5°。每相隔50μs查找地址增量為l，即電機每隔50μs轉過(guò)0．5°，約為1 666 r／m。在QuartusⅡ中進(jìn)行時(shí)序仿真可得到如圖4和圖5所示的波形。
由圖4可知，A相上橋臂在每個(gè)PWM周期的占空比不同，具有從增到減，從減到增的規律；從圖5可知，器件實(shí)際工作時(shí)，上下橋臂死區時(shí)間為2μs，而且死區時(shí)間可采用NiosⅡ處理器設置。由于有死區時(shí)間的控制，該PWM可接入電機進(jìn)行開(kāi)環(huán)調試。
5 結論
本設計的SoPC器件已產(chǎn)生PWM波，用于開(kāi)環(huán)驗證，為后續閉環(huán)驗證提供條件。FPGA在高速數字信號處理領(lǐng)域逐顯優(yōu)越，且SoC已成為集成電路發(fā)展的主流，而SoPC是SoC一種靈活的解決方案。其具有軟硬件協(xié)同工作，合理分配軟硬件功能等特點(diǎn)，從而能夠快速靈活實(shí)現系統設計。SoPC控制電機可提高電機動(dòng)態(tài)響應，縮小系統面積，節省成本。
評論