FPGA芯片在高速數據采集緩存系統中的應用

2 芯片的選取
ADC是數據采集系統的核心，其性能指標往往是決定數據采集系統性能最關(guān)鍵的因素。本系統的中頻頻率為1125 MHz，帶寬BW為250 MHz。ADC選用ATMEL公司的高速采樣芯片AT84AD001本系統采用帶通采樣方式，其采樣頻率低于輸入中頻頻率。但是ADC的輸入帶寬必須大于中頻頻率加二分之一帶寬，AT84AD001的模擬輸入帶寬為1500 MHz，高于1125+125=1250 MHz，故可滿(mǎn)足設計要求。AT84AD001的最高采樣率為1000MHz，也可以滿(mǎn)足系統要求。此外，AT84AD00l的模擬輸入、時(shí)鐘輸入和輸出全部采用差分方式。設采樣時(shí)鐘頻率fsw為500 MHz，內部提供了1：l／l：2降速率邏輯，其輸出A、B、C、D四路的數據速率分別為fsw／2，數據寬度為8位，電平為差分LVDS，數據寬度為2x8=16位，但是，由于速率已經(jīng)是250MSPS，故可以直接送給FPGA處理，而不需要再進(jìn)行專(zhuān)門(mén)的降速率處理。
StratixII系列FPGA是Altera公司具有全新構架的高密度產(chǎn)品。它采用1．2V電壓、90nm及全銅層SRAM工藝，是采用自適應構架的FPGA。與第一代Stratix相比，StratixII器件的邏輯密度是前者的2倍，速度也快了50％，在無(wú)線(xiàn)通信、高速數字信號處理和軍事雷達等領(lǐng)域都有廣泛的應用前景。本設計采用其中的EP2S90系列，該系列由三種不同大小的集成RAM塊組成，包括512 bit的M512塊、4Kbit的M4K塊以及512 Kbit的M-RAM塊。其中最大容量的M-RAM塊就有4塊，基于這三種塊的RAM單元最多能達到9 Mbits的容量，因此，StratixII系列FPGA是那些對存儲量要求很高的應用的理想選擇。

3 系統的實(shí)現及仿真
3．1 ADC接口及控制模塊
本系統選用AT84AD001B芯片，設計模擬輸入的工作方式為I通道與Q通道有相互獨立的兩路輸入，時(shí)鐘輸入的工作方式為I通道和Q通道有各自獨立的時(shí)鐘，并分別在上升沿時(shí)采樣。
AT84AD001B有MODE、CLK、LDN及DATA等4個(gè)引腳用于三線(xiàn)串口配置。其中，MODE為高時(shí)，啟用三線(xiàn)串口，設計時(shí)可將此引腳接入FPGA中，以便在FPGA中可以根據自身需要進(jìn)行MODE的置O與置l的配置：CLK為三線(xiàn)串口的配置時(shí)鐘輸入引腳，該引腳允許輸入的最大時(shí)鐘頻率是50 MHz，本設計的輸入時(shí)鐘為20 MHz，可以符合要求；LDN為通過(guò)三線(xiàn)串口配置寄存器的開(kāi)始和結束信號的輸入引腳；DATA為三線(xiàn)串口的寄存器配置數據輸入引腳。
每個(gè)三線(xiàn)串口寄存器所需輸入的配置數據包括3 bit的寄存器地址和16 bit送入該寄存器的數據，總共需配置8個(gè)寄存器，其相關(guān)時(shí)序圖如3所示。

根據以上高速采樣相關(guān)的三線(xiàn)串口組成情況，可以得到如圖4所示的AD配置電路。

圖4中各管腳的定義如下：
clk_20m：三線(xiàn)串口時(shí)鐘輸入；
rst：復位；
ad_mode：配置模式；
s_ldn：標志信號腳；
s_data：寄存器數據輸入；
其仿真結果如圖5所示，由圖5可見(jiàn)，在ldn上升沿時(shí)寄存器數據開(kāi)始輸入，每20個(gè)周期讀入一個(gè)寄存器數據。由此結果，即可知配置正確。