基于FPGA的∑-Δ D/A轉換器的設計與實(shí)現

引言

在各類(lèi)電子系統中，數字電路所占比重越來(lái)越大。這主要是因為數字電路相對于 電路有一些突出的優(yōu)點(diǎn)，例如：1 數字電路中的有源器件工作在飽和區 與截止區，工作狀態(tài)穩定；2 數字電路處理的是二值信號，易于存儲和再生；3 數字電路是由大量相同的基本單元，如門(mén)、觸發(fā)器等所組成，易于大規模集成，易于自動(dòng)化設計工具的應用等。再加上數字計算機和數字信號處理技術(shù)的迅速發(fā)展，使得數字電路從集成規模、應用范圍及設計自動(dòng)化程度等方面都大大超過(guò)了模擬電路，越來(lái)越多的由模擬電路實(shí)現的功能轉由數字電路實(shí)現，進(jìn)入了電子系統設計的數字化時(shí)代。

1 變∑-Δ換的原理

∑-Δ變換采用過(guò)取樣技術(shù)，將信號按時(shí)間分割，保持幅度恒定，具有高取樣率、噪聲整形和比特字長(cháng)短的特點(diǎn)。變換可以在低取樣率、高分辨率的量化器或者高取樣率、低分辨率的量化器中進(jìn)行，在數字音頻中很有用，如用于音頻信號數字化的∑-Δ ADC及可將已經(jīng)數字化處理后的音頻信號還原為模擬聲音信號的∑-Δ DAC?！?Δ變換有時(shí)根據采用的具體結構稱(chēng)為1比特或多比特變換，本文所描述的∑-Δ DAC采用了1比特變換技術(shù)，克服了采用較多比特數時(shí)所帶來(lái)的量化非線(xiàn)性誤差、糾錯困難的缺點(diǎn)。
打個(gè)比方來(lái)說(shuō)明如何用1比特替代16或更多比特：傳統的階梯變換器像16個(gè)電燈泡，連接到各自的開(kāi)關(guān)上，每個(gè)都有不同的亮度，用各種組合方式可以得到216（即65536）種不同的亮度。然而，燈泡間的亮度差會(huì )引入誤差，某種組合也并不總是能夠產(chǎn)生所要求的亮度。1比特變換技術(shù)采用完全不同的方法，不用那么多燈泡和開(kāi)關(guān)，只用一個(gè)燈泡和一個(gè)開(kāi)關(guān)。房間亮度的變化可以通過(guò)簡(jiǎn)單的改變開(kāi)、關(guān)燈泡的次數來(lái)得到。如果燈泡開(kāi)的次數增加，房間的亮度就會(huì )增加。
∑-Δ變換是將信號按時(shí)間分割，保持信號幅度恒定。它用高電平或低電平的脈沖表示信號，例如可以采用脈沖密度調制（PDM），如圖1所示恒定幅度的脈沖信號，不論電平高或低都能夠重建輸出信號波形。

2 ∑-Δ DAC的結構

傳統的應用電流模技術(shù)的DAC當位數達到10位以上時(shí)，要在某一溫度范圍保持精度非常困難。本文的∑-Δ DAC運用了數字技術(shù)，因此與電流模DAC相比，不受溫度變化的影響，且能在可編程邏輯器件如FPGA中實(shí)現?！?Δ DAC實(shí)際上是高速1位DAC，應用數字反饋技術(shù)從輸入二進(jìn)制數字量產(chǎn)生等幅的脈沖串，脈沖串的平均占空比與輸入二進(jìn)制數字量成正比，脈沖串再通過(guò)一RC模擬低通濾波器就能重建模擬波形?！?Δ DAC非常適合于低頻、高精度的應用，尤其在數字音頻領(lǐng)域應用廣泛。