ModelSim和QuestaSim功能簡(jiǎn)介及應用

ModelSim支持RTL仿真，門(mén)級仿真，時(shí)序仿真：

主要特點(diǎn)：

*采用直接編譯結構，編譯仿真速度最快；
*單一內核無(wú)縫地進(jìn)行VHDL和Verilog混合仿真；
*與機器和版本無(wú)關(guān)，便于數據移植和庫維護；
*與機器無(wú)關(guān)的編譯代碼編于保護和利用IP；
*簡(jiǎn)單易用和豐富的圖形用戶(hù)界面，快速全面調試；
*Tcl/Tk用戶(hù)可定制仿真器；
*完全支持VHDL/Verilog國際標準,完全支持Verilog 2001；
*支持眾多的ASIC和FPGA廠(chǎng)家庫；
*集成的Performance analyzer幫助分析性能瓶頸，加速仿真；
*靈活的執行模式，Debug模式可以進(jìn)行高效的調試，效率模式大幅度提高仿真速度。
*加強的代碼覆蓋率功能Code coverage，能報告出statement 、branch、condition、
* expression、toggle、fsm等多種覆蓋率情況，進(jìn)一步提高了測試的完整性；
*同一波形窗口可以顯示多組波形，并且能進(jìn)行多種模式的波形比較（Wave Compare）；
*先進(jìn)的Signal Spy功能，可以方便地訪(fǎng)問(wèn)VHDL 或者 VHDL 和Verilog 混合設計中的下層模塊的信號，便于設計調試；
*支持加密IP;
*集成的 C調試器，支持 用C 語(yǔ)言完成測試平臺和模塊；支持64位的OS;

ModelSim用戶(hù)界面：

ModelSim設計流程：

ModelSim coverage驗證：