1553B多功能RT IP核的設計與實(shí)現

介紹了采用一種自主研發(fā)多功能IP核實(shí)現總線(xiàn)全地址響應的設計方案,其可在FPGA中靈活配置,配備外圍電路后可以方便實(shí)現各種功能.設計采用VHDL硬件描述語(yǔ)言進(jìn)行編程,采用綜合工具ISE Foundation對設計進(jìn)行綜合、優(yōu)化,在ModelSim - SE 6.1g中進(jìn)行時(shí)序仿真,并且最后在FPGA上實(shí)現.

1553B多功能RTIP核的設計與實(shí)現.pdf