基于FPGA的PCI硬件加解密卡設計

若采用時(shí)鐘驅動(dòng)級聯(lián)式來(lái)實(shí)現DES算法，數據在時(shí)鐘的驅動(dòng)下從上一級的輸出送入下一級循環(huán)的輸入，那么對同一組數據完成加解密需要16輪時(shí)鐘循環(huán)，至少需要16個(gè)時(shí)鐘周期才能完成，加解密時(shí)間長(cháng)。為了提高速度，采用了邏輯綜合式進(jìn)行DES設計。采用循環(huán)嵌套展開(kāi)的方式完成16輪循環(huán)。利用編譯綜合器將16輪循環(huán)的整體邏輯結果用等效的邏輯電路來(lái)實(shí)現，當輸入數據和密鑰有效后，邏輯直接輸出16輪循環(huán)的邏輯結果，使加密一組數據的時(shí)間由16個(gè)周期縮短為1個(gè)周期，時(shí)間延遲僅僅取決于電路的邏輯延遲。這種方法的缺點(diǎn)是占用了較多的系統資源，而且開(kāi)發(fā)過(guò)程中不易做分級驗證。
本系統使用的DESX算法是在DES基礎上改進(jìn)的加密算法。將DES的64位密鑰擴展到192位，即使用3把64位的密鑰。KEYl、KEY2和KEY3對數據塊進(jìn)行3次加密，充分保證了數據的安全。DESX加密過(guò)程分為3個(gè)步驟：1)使用KEYl對數據塊做XOR運算；2)使用KEY2對上一步的結果再做XOR運算；3)使用KEY3對第二步的結果進(jìn)行DES加密從而得到密文。與DES和3DES相比，只做一次DES運算。但密鑰長(cháng)度提高到192位，在保證安全性的前提下，最大限度提高了加解密的執行效率。DESX的解密過(guò)程與加密過(guò)程相反，其加解密流程如圖3所示。圖4是對數據0x0123456789-ABCDEF進(jìn)行加密測試的仿真圖，其系統時(shí)鐘為50 MHz。

2．3 PCI接口模塊設計
PCI接口模塊是PCI總線(xiàn)與加解密卡之間的轉換接口，也可認為其主要功能是起一個(gè)橋梁作用，完成用戶(hù)設備與PCI總線(xiàn)之間的數據傳輸。從技術(shù)要求和成本方面考慮，以及本數據采集卡的特點(diǎn)，可以將加解密模塊和PCI接口模塊在一個(gè)FPGA內實(shí)現，用戶(hù)可以按需要進(jìn)行配置，而且提高了系統集成度，可移植性好。
PCI接口模塊采用自頂而下的設計方法，在數據流和控制流分析的基礎上，按照PCI接口的內部邏輯功能及結構，分成幾個(gè)單獨的模塊，結構清晰，便于單獨模塊的測試。在設計PCI接口模塊時(shí)，需要考慮支持PCI總線(xiàn)協(xié)議中的有關(guān)內容。PCI接口模塊可以只包含PCI-Slave(從PCI)，也可以選擇同時(shí)包含PCI-Mater(主PCI)。其中，PCI-Slave是接口模塊必須的，PCI-Mater是可選的，但是如果實(shí)現PCI-Mater，則Arbiter(仲裁器)就是必須的。完整的PCI接口模塊電路如圖5所示。

PCI接口模塊的核心設計分為時(shí)序控制和配置空間兩部分。時(shí)序控制部分保證了板卡能按正常的PCI時(shí)序工作，配置空間部分保證了PCI卡的即插即用功能。在時(shí)序控制程序中采用狀態(tài)機模型來(lái)實(shí)現不同時(shí)序的轉換，各種命令、數據交換、控制均在狀態(tài)機的管理下進(jìn)行工作。本設計中的狀態(tài)機主要由中斷應答、突發(fā)讀操作、突發(fā)寫(xiě)操作、配置讀操作、配置寫(xiě)操作、I／O讀寫(xiě)傳輸、存儲器讀寫(xiě)傳輸等7個(gè)部分組成，工作流程如圖6所示。