CPLD在基于PCI總線(xiàn)的功率模塊設計中的應用

　　3．1 CPLD功能設計

　 　系統設計時(shí)考慮到實(shí)用和成本等因素，選用Altera公司FLEX6000系列CPLD EPF6010ATC100-1。EPF6010ATC100-1是專(zhuān)為大容量設計的一種低成本可編程交錯式門(mén)陣列,共有16 000個(gè)可用門(mén),1320個(gè)邏輯單元，117個(gè)I／O引腳，每個(gè)I／O引腳都有獨立的三態(tài)輸出使能控制。該器件采用OPEFLEX結構，采用最小的封裝尺 寸并具有高性能和高布線(xiàn)率。器件的基本組成是邏輯單元(LE)。每個(gè)邏輯單元由一個(gè)4輸入查找表、一個(gè)寄存器以及作為進(jìn)位鏈和級連鏈功能的專(zhuān)用通道。每 10個(gè)邏輯單元組成一個(gè)邏輯陣列塊(LAB)，并采用SRAM構造,可通過(guò)外部EEPROM或控制器實(shí)現在線(xiàn)配置,便于設計者在設計初期以及設計測試過(guò)程 中對設計靈活修改，同時(shí)也能夠通過(guò)在線(xiàn)重新配置改變其內部功能。圖4為產(chǎn)生PWM信號的CPLD電路連接圖。

　　CPLD功能設計思路：對電機控制時(shí)，MCU將一個(gè)16位數據寫(xiě)入CPLD器件的寄存器，CPLD則按照不同的數據產(chǎn)生相應的PWM波形。16位數據的分配如圖5所示。

　EPF6010ATC100-1的輸入信號共有16個(gè)數據信號(LD[15：0])和4個(gè)控制信號(CLK、BLAST、CS和 RESET),16個(gè)數據信號用于接收：MCU模塊發(fā)送的16位數據字。4個(gè)控制信號中，CLK為CPLD工作的時(shí)鐘信號，頻率可高達40 MHz，用于計數并產(chǎn)生準確的PWM占空比：BLAST為狀態(tài)信號,低電平時(shí)表示處于數據期，此時(shí)將數據讀入寄存器，等待BLAST上升沿，即該次數據訪(fǎng) 問(wèn)結束后發(fā)出

　　PWM信號：CS信號用于片選CPLD器件：RESET則用于對CPLD器件復位，復位后，6個(gè)輸出引腳均為高阻態(tài)。

　 　本系統設計選用的電動(dòng)機PWM控制系統是雙極性可逆系統,雙極性驅動(dòng)是指一個(gè)PWM周期中，作用于電樞兩端的脈沖電壓正負交替：可逆系統是指電動(dòng)機可以 正反兩個(gè)方向旋轉,因此采用兩個(gè)引腳產(chǎn)生PWM信號來(lái)控制電機的正反轉。P1．0和P1．1、P2．0和P2．1、P3．0和P3．1設置為三組PWM信 號通道，當P1．0產(chǎn)生PWM波形時(shí)P1．1為低電平，此時(shí)電機正轉，反之電機反轉，并通過(guò)LD15控制電機運轉方向。為了簡(jiǎn)化程序設計和以節省成本,根 據實(shí)際需要，設計該三組通道不同時(shí)產(chǎn)生PWM信號，同一時(shí)刻只產(chǎn)生一組PWM信號，通過(guò)LD[14：13]選擇具體通道產(chǎn)生的PWM信 號；LD[12：6]用于給定PWM信號的占空比；LD[5：0]用于給定PWM信號頻率，范圍為1 kHz～63 kHz，能滿(mǎn)足驅動(dòng)電機需要。如果需要改變PWM信號的占空比、頻率、方向或更換PWM通道，只需再發(fā)送一個(gè)16位數據即可足要求。

　　3．2 CPLD開(kāi)發(fā)工具

　 　Altera公司開(kāi)發(fā)的Quartus II軟件為可編程片上系統(SOPC)設計提供了一個(gè)工具齊全、功能強大的設計環(huán)境。Quartus II軟件可完成設計輸入、綜合、布局布線(xiàn)、時(shí)序分析、仿真和編程等功能。根據需要選用CPLD器件系列,采用Veilog HDL語(yǔ)言輸入方式編寫(xiě)控制組合邏輯代碼和測試激勵代碼，利用Quartus II軟件自帶的工具分析綜合代碼,并進(jìn)行布局布線(xiàn)、資源分配以及時(shí)序分析和波形仿真。Quartus II還為第三方EDA工具軟件提供了友好接口，可直接在Quartus II中調用Modelsim軟件進(jìn)行前期的功能仿真和布局布線(xiàn)后的時(shí)序仿真。

　　4 結束語(yǔ)

　　利用CPLD技術(shù)實(shí)現了邏輯和時(shí)序的控制,簡(jiǎn)化了硬件電路設計?；贑PLD的可編程特點(diǎn)，可以在不改變硬件電路整體結構的情況下對設計電路進(jìn)行改造、升級以及維護：并且減少了軟件程序的操作指令，簡(jiǎn)化了系統結構，提高了數據處理和讀取速度。

　 　基于CPLD的PWM控制器電路結構簡(jiǎn)單，設計方便，簡(jiǎn)化了外部線(xiàn)路設計，節省了PCB板空間：解決了機電一體化開(kāi)發(fā)平臺中MCU模塊與功率模塊基于 PCI總線(xiàn)的通信，并且設計產(chǎn)生占空比和頻率范圍可調的PWM信號能滿(mǎn)足直流電機的要求,適用于自動(dòng)控制和電力電子領(lǐng)域。