一款基于FPGA的RFID閱讀器設計
加入技術(shù)交流群
圖4 軟件部分程序執行流程。
4 閱讀器的實(shí)現
本文使用日立產(chǎn)射頻模塊、2.4GHz 電子標簽、Xilinx Spartan-3 LC1500 開(kāi)發(fā)板、Xilinx PlatformStudio 7.1i 集成開(kāi)發(fā)環(huán)境和Xilinx ISE 7.1i 集成開(kāi)發(fā)環(huán)境硬件連接見(jiàn)圖5。FPGA 開(kāi)發(fā)板設計一個(gè)串口連接射頻模塊，用于向射頻模塊發(fā)送標簽操作命令和接收標簽的信息。圖中URAT 為設計的串口，G16和H16 為FPGA 的I/O 引腳，74LS04 為電平轉換模塊。1602 為液晶顯示模塊。
圖5 硬件連接。
4.1 FPGA 中的CPU 模塊
嵌入式CPU 的設計是SOC 設計的核心。FPGA可以方便地實(shí)現嵌入式CPU 核[6]，在FPGA 器件中嵌入式CPU 有硬核和軟核兩種,如Xilinx 的VirtexII器件中含有CPU 硬核POWERPC401 核，Altera 的Excalibur 器件中含有PowerTrace 核；軟核如Xilinx的PicoBlaze 和MicroBlaze， Altera 的Nios, Tensilica的Xtensa 和OpenCores 的OpenRISC 軟核。硬核提供了豐富的指令和功能,但不能改變其電路結構。硬核具有高速和高效的優(yōu)點(diǎn)，但熟悉和充分掌握硬核的使用比較困難，硬核并不是所有的FPGA 器件都有的。而軟核是用VHDL 語(yǔ)言設計實(shí)現，設計者可以根據具體需要進(jìn)行設計或對軟核進(jìn)行適當的修改，適當增加或減少硬件電路，如寄存器數量，RAM容量和總線(xiàn)寬度等，,提高芯片利用率，,還可以提高CPU 運行速度，并且軟核還具有使用靈活和低成本的特點(diǎn)。本文使用的是Microblaze 軟核。
4.2 實(shí)現過(guò)程
在集成開(kāi)發(fā)環(huán)境中添加LCD、 URAT 和DIP的軟件IP 核，其中DIP 用于模擬鍵盤(pán)輸入。然后配置各個(gè)接口IP 核的總線(xiàn)類(lèi)型、地址范圍和外部端口，在項目的UCF 文件中配置接口IP 核的引腳和FGPA 的I/O 的連接關(guān)系。
從串口接收數據有兩種方法：一種是采用定時(shí)器讀；另一種采用串口的中斷服務(wù)程序來(lái)讀。采用定時(shí)器消耗資源比較大，本文采用串口中斷的方法，當串口有數據到達時(shí)，激活串口中斷服務(wù)程序，在中斷服務(wù)程序中讀出串口緩沖區的數據，然后寫(xiě)道FIFO 對列。
URAT 中斷服務(wù)程序的主要代碼如下：
Void XUartLite_InterruptHandler （ XUartLite *
InstancePtr）
/*判斷Uart 緩沖區是否為空*/
if(!XUartLite_mIsReceiveEmpty(RS232_BASEADD
R))
{
/*接收URAT 數據*/
Data=XUartLite_RecvByte(RS232_BASEADDR);//
/*寫(xiě)入FIFO 緩沖隊列*/
Add_Queue(Data);
}
其中FIFO 緩沖隊列是由一個(gè)自定義的數據結構和對它的操作實(shí)現的。
下面是主程序的主要代碼。
評論