擴頻通信芯片STEL-2000A的FPGA實(shí)現
加入技術(shù)交流群
2．2 下變頻模塊
下變頻模塊主要是將輸入的數字中頻信號進(jìn)行數字式下變頻，從而產(chǎn)生基帶信號，即待解擴的信號。設輸入信號是經(jīng)正交采樣后的數字中頻信號：
式中，I_PN和Q_PN為擴頻后的信號，ω為本地NCO產(chǎn)生的正弦和余弦信號的角頻率。
讓輸入信號與本地NCO產(chǎn)生的正弦與余弦信號進(jìn)行相乘，即：
這里需要4個(gè)乘法器和2個(gè)加法器，由于對乘法器的速度要求較高，本系統調用了Virtex-II Pro開(kāi)發(fā)板上FPGA芯片XC2VP30的硬核乘法器。將Iout和Qout進(jìn)行低通濾波就得到基帶信號。
對于低通濾波器的實(shí)現，STEL-2000A使用了積分清洗濾波器(Integrate and Dump Filter，ID)。本系統采用比較成熟且實(shí)現方便的級聯(lián)積分梳狀(CIC)濾波器來(lái)實(shí)現低通濾波的功能。該濾波器由加法器、反相器和延時(shí)器構成，不需要乘法器，這比一般的FIR和IIR節省很多FPGA資源。實(shí)現框圖如圖4所示，fs為采樣頻率。本文引用地址：http://dyxdggzs.com/article/191382.htm
系統中CIC濾波器參數的設置為：M=1，N=4，R=20。為了保證運算不發(fā)生溢出，可以根據公式：
，計算出內部需要的最大信號線(xiàn)寬度。在本系統中輸入信號線(xiàn)寬度B=3，則取BMAX=20。為減少后端匹配濾波器的運算量，取CIC濾波器輸出的高三位近似。
CIC濾波器部分設計程序如下：
評論