基于Max+PlusⅡ的PCM30／32路系統仿真

摘要：PCM是將模擬信號變換成數字信號的常用方法。為了研究PCM30／32路系統的發(fā)端時(shí)序與幀結構，采用Max+PlusⅡ設計出了該系統的電路圖，并在Max+PlusⅡ中對該電路進(jìn)行了仿真。仿真結果表明，PCM30／32路系統共包含32路信息，其中包含30路話(huà)音信號和兩路同步信息，每一路信息可以由D1～D8八位PCM編碼表示。該軟件使用簡(jiǎn)單，操作靈活，支持的器件多，設計輸入方法靈活。
關(guān)鍵詞：PCM；Max+PlusⅡ；幀結構；時(shí)序

在通信技術(shù)中為了獲取最大的經(jīng)濟效益，就必須充分利用信道的傳輸能力，擴大通信容量。因此，采取多路化制式是極為重要的通信手段。最常用的多路復用體制是頻分多路復用(FDM)通信系統和時(shí)分多路復用(TDM)通信系統。頻分多路技術(shù)是利用不同頻率的正弦載波對基帶信號進(jìn)行調制，把各路基帶信號頻譜搬移到不同的頻段上，在同一信道上傳輸。而時(shí)分多路系統中則是利用不同時(shí)序的脈沖對基帶信號進(jìn)行抽樣，把抽樣后的脈沖信號按時(shí)序排列起來(lái)，在同一信道中傳輸。頻分多路復用主要用于模擬通信系統，時(shí)分多路復用常用于數字通信。碼分復用(CDMA)用于移動(dòng)通信。

1 EDA技術(shù)
EDA(電子線(xiàn)路設計自動(dòng)化)是以計算機為工作平臺、以硬件描述語(yǔ)言(VHDL)為設計語(yǔ)言、以可編程器件(CPLD／FPGA)為實(shí)驗載體、以ASI-C／SOC芯片為目標器件，進(jìn)行必要的元件建模和系統仿真的電子產(chǎn)品自動(dòng)化設計過(guò)程。EDA是電子設計領(lǐng)域的一場(chǎng)革命，它源于計算機輔助設計，計算機輔助制造、計算機輔助測試和計算機輔助工程。利用EDA工具，電子設計師從概念，算法、協(xié)議開(kāi)始設計電子系統，從電路設計，性能分析直到IC版圖或PCB版圖生成的全過(guò)程均可在計算機上自動(dòng)完成。EDA代表了當今電子設計技術(shù)的最新發(fā)展方向，其基本特征是設計人員以計算機為工具，按照自頂向下的設計方法，對整個(gè)系統進(jìn)行方案設計和功能劃分，由硬件描述語(yǔ)言完成系統行為級設計，利用先進(jìn)的開(kāi)發(fā)工具自動(dòng)完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局布線(xiàn)、仿真及特定目標芯片的適配編譯和編程下載，這被稱(chēng)為數字邏輯電路的高層次設計方法。EDA技術(shù)的主要特征作為現代電子系統設計的主導技術(shù)，EDA具有以下幾個(gè)明顯特征：
(1)用軟件設計的方法來(lái)設計硬件；
(2)基于芯片的設計方法；
(3)自動(dòng)化程度高；
(4)自動(dòng)進(jìn)行產(chǎn)品直面設計。

2 PCM發(fā)端時(shí)序與幀結構
對于語(yǔ)音信號，CCITT規定，PCM的抽樣率為8 kHz，即在1 s內信息可分成8K個(gè)幀。每幀的周期為125μs，在每個(gè)幀周期內，安插有32路時(shí)隙，分別用TS0～TS31表示，其中TS0作為幀同步時(shí)隙，用來(lái)傳送幀同步碼組和幀失步對告碼，TS16用來(lái)傳送復幀同步信號，復幀失步對告及各路信道信號，另外30路時(shí)隙用來(lái)傳送30路話(huà)音信號，每個(gè)時(shí)隙可以插入8位二進(jìn)制信息碼(即每時(shí)隙含8 b信息碼，由PCM編碼器完成)。另外，每16幀構成1個(gè)復幀，即1個(gè)復幀中有16個(gè)子幀(編號為F0，F1，…，F15)，其中F0，F2，…，F14為偶幀，F1，F3，…，F15為奇幀，以上的幀構成PCM30／32路基群系統。PCM的幀結構如圖1所示。