基于FPGA的高速數據處理系統設計

隨著(zhù)光纖傳感技術(shù)的發(fā)展，光纖傳感器已成功應用于周界入侵探測等安全防范領(lǐng)域。目前，已經(jīng)應用于光纖微擾動(dòng)傳感器或相似系統的數據處理方案比較多，有DSP、FPGA、FPGA+DSP、labview等多種方案。但是目前的解決方案大多是對信號進(jìn)行前期處理，實(shí)現PGC解調或者是濾波等功能，僅僅對實(shí)驗方案進(jìn)行驗證，擾動(dòng)判別和定位等工作需要上傳到PC機上進(jìn)行。
然而，PC機不是專(zhuān)用的數據處理器，與專(zhuān)用數據處理器相比，PC機體積大、功耗大、處理速度慢。而且在通常的實(shí)時(shí)信號處理中，專(zhuān)業(yè)處理芯片外圍電路比較少，一般來(lái)說(shuō)一塊電路板就可以完成所需功能，功耗大大減少，而且相比PC機龐大的體積，可以使系統更緊湊，節約空間。FPGA由于其高度的并行和靈活的配置特性，以高速、實(shí)時(shí)、低成本、高靈活性的優(yōu)點(diǎn)應用于數字信號處理領(lǐng)域。本文敘述了采用FPGA
實(shí)現光纖微擾動(dòng)傳感器的數據處理的具體方案，提供了一種高速實(shí)時(shí)數據處理方法。本系統的主要工作是通過(guò)基于FPGA的嵌入式系統，實(shí)現數據采集、數據存儲、LCD顯示、USB數據傳輸和數據處理，完成光纖微擾動(dòng)傳感的擾動(dòng)識別和定位功能。

1 系統結構和硬件設計
1．1 系統結構
光纖微擾動(dòng)傳感器采用馬赫-澤德／馬赫-澤德(M-Z／M-Z)混合干涉儀方案作為傳感方案。而馬赫-澤德／馬赫-澤德混合干涉儀方案是通過(guò)測量?jì)陕饭庑盘柕竭_測量端的時(shí)間差來(lái)確定擾動(dòng)位置的一種方案。根據傳感方案的特點(diǎn)，本系統應該先將所得的光信號轉換為數字化信號，然后再對信號進(jìn)行處理，所以根據系統的特點(diǎn)，系統結構圖如圖1所示。

從結構框圖中可以看出系統由以數據處理核心，光電轉換、模數轉換、LCD顯示、數據存儲和USB通信等外圍功能模塊構造而成。由于光纖微擾動(dòng)傳感器的傳感采用的是光纖，所以首先需要將信號經(jīng)過(guò)光電轉換和A／D轉換，將信號轉換為適于FPGA處理的數字信號。然后，在FP-GA中進(jìn)行數據處理，判斷接收信號是否是入侵行為。如果存在入侵行為，則同時(shí)將采集到的信號存入存儲器，并在LCD上顯示入侵位置；如果沒(méi)有入侵行為，則在LED上顯示正常，采集到的數據釋放。USB通信模塊只在系統和PC機相連的時(shí)候，將存儲器中數據上傳到PC機中。
1．2 系統硬件設計
馬赫-澤德／馬赫-澤德混合干涉儀方案將擾動(dòng)位置求解問(wèn)題就轉化為測量?jì)陕沸盘柕竭_測量端的時(shí)間差，因此求擾動(dòng)點(diǎn)的位置的問(wèn)題轉換為求兩路信號的時(shí)間延遲估計問(wèn)題。對于時(shí)間延遲估計問(wèn)題，目前大多采用相關(guān)檢測方法計算。系統采用相關(guān)檢測算法，需要進(jìn)行大量互相關(guān)計算?；ハ嚓P(guān)計算的具體實(shí)現是由大量的乘法和加法組成的，所以對數據處理速度要求很高。計算量很大，不過(guò)比較適合并行計算。系
統的數據處理部分采用的是XC4VSX25，Virtex-4 SX系列是Virtex-4平臺中專(zhuān)門(mén)為了高性能數字信號處理(DSP)應用解決方案而設計的。XC4-VSX25中含有128個(gè)XtremeDSPSlice，而每個(gè)XtremeDSPTMSlice包含1個(gè)18×18位帶補數功能的有符號乘法器、加法器邏輯和1個(gè)48位累加器。每個(gè)乘法器或累加器都能獨立使用。
XC4VSX25中含有多個(gè)XtremeDSP Slice，而且FPGA中的XtremeDSP Slice可通過(guò)IP核的形式方便地調用。同時(shí)XtremeDSP Slice中每個(gè)乘法器或累加器都能獨立使用，在XC4VSX25中可方便地將乘法器和累加器組合，構成所需要的數據處理結構，所以采用XC4VSX25為系統的數據處理器。
光電轉換部分采用PINFET，是目前比較通用的光電轉換器件。模數轉換模塊采用的是12位雙通道差分輸入SAR型AD7356，結構簡(jiǎn)單實(shí)用。大容量存儲模塊采用SUMSUNG公司具有200 μs的頁(yè)寫(xiě)速度的1 GB容量K9K8G08UOM型Flash，可以滿(mǎn)足系統的實(shí)時(shí)性，并能夠存儲較長(cháng)時(shí)間的擾動(dòng)信號。LCD模塊采用的是3．3 V單電源供電的320x240大屏幕點(diǎn)陣液晶ZXM320240E1，有足夠的空間將多路的情況同時(shí)顯示在屏幕上，而且由于系統選用FPGA的管腳電壓為3．3V，可以避免電平轉換，電路簡(jiǎn)潔。USB通信模塊采用的是集成了8051單片機的CY7C68013A型USB控制器。
其中A／D轉換部分由于系統要求16路．每路12位1～5 M采樣速率，并且由于系統的擾動(dòng)定位算法采用相關(guān)檢測法，是對時(shí)間延遲進(jìn)行檢測，因此需要在A(yíng)／D轉換的過(guò)程盡量減小因為轉換而帶來(lái)的時(shí)間延遲誤差。選用12位雙通道差分輸入SAR型AD7356，該A／D為雙通道型，所以?xún)陕沸盘柕霓D換是同時(shí)進(jìn)行，減小了因轉換帶來(lái)的時(shí)間延遲。而且AD7356的采樣頻率由輸入時(shí)鐘信號決定，因此可以很方便的改變系統的采樣頻率，滿(mǎn)足系統1～5 M的采樣速率要求。