基于FPGA的高速數據處理系統設計
加入技術(shù)交流群
2．2 仿真實(shí)驗結果
為了比較串行結構和并行結構的計算速度，在Xilinx 7．1ISE平臺中(Virtex-4器件的最低版本要求)，選用Virtex-4系列的XC4VSX25器件，用Verilog HDL語(yǔ)言設計串行結構和并行結構，并在ModelSim中對兩種結構進(jìn)行仿真比較。由于仿真時(shí)間長(cháng)度的限制，采用5位128長(cháng)度的三角波模擬采集到數據，并將XtremeDSP? Slice的計算速率設定在250 M／s，仿真波形結果如圖5所示。本文引用地址：http://dyxdggzs.com/article/191296.htm
從圖5中可看出，采用串行結構，計算耗時(shí)約為15．8 ms，而采用4個(gè)XtremeDSP Slice的并行計算結構，計算耗時(shí)約為4．2 ms。從仿真結果的比較可知，串行結構耗時(shí)約為并行結構的4倍。因此，在本系統中并型結構的計算速度是正比于并行度的，這與理論上并行計算可以成倍減少計算時(shí)間的分析一致。
3 結束語(yǔ)
通過(guò)以XC4VSX25為核心的嵌入式系統，實(shí)現數據采集、數據存儲、LCD顯示、USB數據傳輸和數據處理，完成光纖微擾動(dòng)傳感的擾動(dòng)識別和定位功能，具有高速、實(shí)時(shí)、低成本、高靈活性的優(yōu)點(diǎn)。本系統利用系統內特有的硬件結構XtremeDSP Slice實(shí)現高效高速的數據處理，同時(shí)在ISE軟件中XtremeDSP Slice以IP核形式使用，無(wú)需自己構造乘法器和加法器，既節省了大量FPGA資源又大大減少開(kāi)發(fā)難度。通過(guò)仿真比較可以看出，本系統中并型結構的計算速度是正比于并行度的，因此可以通過(guò)提高并行度來(lái)提高系統的計算速度，滿(mǎn)足高速實(shí)時(shí)的數據處理要求。
干涉儀相關(guān)文章:干涉儀原理
評論