基于FPGA的IEEE-1394b雙向數據傳輸系統設計

隨著(zhù)IEEE Std 1394-1995技術(shù)的高速發(fā)展，IEEE 1394已經(jīng)成為眾多電子設備基本的外部接口。然而，要進(jìn)一步擴展它的適用領(lǐng)域，就必須克服其接口被限制工作在較短距離以及不適用于較高數據傳輸率的缺陷。IEEE Std 1394b-2002作為其修訂版本支持800 Mb·s-1傳輸速率，且中繼距離長(cháng)達100m。它將原來(lái)的DS（Data-Strobe）編碼方式改進(jìn)為8B／10B編碼方式，這對于1394性能的改進(jìn)起著(zhù)決定性作用。同時(shí)，1394b是向下兼容的，也就是說(shuō)同一個(gè)電路既可以選擇使用DS編碼也可以選擇使用8B／10B編碼。

　　現在符合1394b標準的鏈路層和物理層控制芯片都遵循1394 OHCI（開(kāi)放式主機控制接口協(xié)議），它的主要功能是實(shí)現總線(xiàn)的鏈路層協(xié)議。本系統通過(guò)NIOSII處理器，根據1394 OHCI，對FPGA以及1394套片進(jìn)行控制，實(shí)現了雙向數據傳輸。其主要功能是將外部視頻數據打包，按照1394b協(xié)議，傳輸到主機端進(jìn)行實(shí)時(shí)顯示，并實(shí)現與主機的相互通信。

　　1 1394 OHCI的特點(diǎn)

　　支持事務(wù)層和總線(xiàn)管理層，而且帶有一個(gè)PCI主機總線(xiàn)接口，以及高速率數據傳輸所需要的DMA引擎。支持兩種數據傳輸：異步傳輸和等時(shí)傳輸。

　　異步傳輸：1394 OHCI可以發(fā)送和接收所有1394所定義的數據包格式。無(wú)論是從主機存儲器中讀出發(fā)送數據包，還是將接收到的數據包寫(xiě)入主機存儲器，都是通過(guò)DMA來(lái)實(shí)現的。在向主機總線(xiàn)存儲空間讀和寫(xiě)時(shí)，1394 OHCI也可以通過(guò)直接執行1394讀和寫(xiě)請求而作為主機總線(xiàn)和1394之間的總線(xiàn)橋。

　　等時(shí)傳輸：1394 OHCI可以執行循環(huán)控制器的功能。也就是說(shuō)它包含了一個(gè)循環(huán)計時(shí)器和計數器，可以在8 kHz時(shí)鐘的每個(gè)上升沿后安排一個(gè)循環(huán)開(kāi)始包的傳輸。1394 OHCI可以產(chǎn)生內部時(shí)鐘。當它不是循環(huán)控制器時(shí)，1394 OHCI根據循環(huán)開(kāi)始包，通過(guò)更正其循環(huán)計時(shí)器來(lái)保持它的內部時(shí)鐘與主節點(diǎn)的周期同步。1394 OHCI為等時(shí)發(fā)送和等時(shí)接收各提供了一個(gè)DMA控制器。每個(gè)DMA控制器支持高達32個(gè)不同的DMA上下文（context）。等時(shí)發(fā)送DMA控制器可以在每個(gè)周期，從每個(gè)上下文發(fā)送數據。而每個(gè)上下文只能從唯一的等時(shí)信道發(fā)送數據。等時(shí)接收DMA控制器可以在每個(gè)周期，從每個(gè)上下文接收數據。但是每個(gè)上下文既可以從唯一的等時(shí)信道接收數據，也可以從多個(gè)等時(shí)信道接收數據。

　　2 硬件結構

　　以FPGA內嵌的NIOSII處理器為開(kāi)發(fā)平臺，控制實(shí)現數據的雙向傳輸。其硬件結構框圖如圖1所示。主要由NIOSII系統模塊、SPI口的數據輸入輸出模塊、1394套片模塊、SRAM模塊、串口（UART）通信模塊、電源管理模塊、EPCS模塊和Flash模塊組成。其中，FPGA芯片為主控芯片，選擇Ahera公司Cyclone II系列的EP2C70F672C8N；Flash芯片用于存儲NIOSII嵌入式處理器的代碼和數據，FPGA上電后從中讀??；SRAM芯片一個(gè)用于對外部大量視頻數據進(jìn)行緩存，另一個(gè)作為C代碼的運行空間。串口主要用以產(chǎn)生異步數據，外部視頻數據則主要通過(guò)SPI口進(jìn)行等時(shí)傳輸。

圖1 系統的硬件結構框圖