寬帶數字信道化接收機的FPGA實(shí)現

摘要：為解決現代電子戰對接收機處理帶寬寬、靈敏度高及實(shí)時(shí)性處理的要求，提出一種數字信道化接收機的設計方法。在推導高效信道化接收機模型的基礎上，采用多相濾波器結構實(shí)現的數字信道化接收機。該接收機利用超高速A／D對數據進(jìn)行高速采樣，然后由高性能FPGA進(jìn)行數據抽取、多相濾波、CORDIC算法等信道化實(shí)時(shí)處理。為了提高實(shí)時(shí)性，采用并行IFFT實(shí)現。該信道化接收機不僅能穩定輸出載頻及相位信息，還能處理三路同時(shí)到達的不同信號。實(shí)際的性能測試結果表明該接收機的功能正確并達到預定指標。
關(guān)鍵詞：接收機；數字信道化；多相濾波；現場(chǎng)可編程門(mén)陣列

現代電磁信號環(huán)境越來(lái)越復雜密集，要求電子戰接收機必須具有很寬的處理帶寬、高靈敏度、大動(dòng)態(tài)范圍、多信號并行處理和大量信息實(shí)時(shí)處理的能力。而數字信道化接收機不僅可以較好地滿(mǎn)足上述要求，還可實(shí)現監視信道內信號的全概率截獲。
數字信道化過(guò)程是寬帶數字接收機的核心，目前廣泛采用基于多相濾波的數字信道化結構。這種結構先用高速的模數轉換器(A／D)進(jìn)行數據采樣，得到的高速數據流經(jīng)抽取降低數據速率后進(jìn)入多相濾波器組，該濾波器組是由一個(gè)原型濾波器調制到多個(gè)支路?，F場(chǎng)可編程門(mén)陣列(FPGA)中豐富的乘法器、鎖存器及數字信號處理算法IP核等資源，可以非常靈活地實(shí)現寬帶數字信道化接收處理算法。本文采用基于多相濾波器的結構實(shí)現了一種高效高速的寬帶數字信道化接收機，并在A(yíng)ltera公司的EP3SE110F1152C4上綜合實(shí)現，輸出載頻、相位信息。

1 信道化接收機的基礎理論
1．1 信道劃分
為建立實(shí)信號多信道接收機的數學(xué)模型，首先，對實(shí)信號的數字譜作如下信道劃分：

式(1)中，ωk為第k信道的歸一化中心角頻率；K為劃分信道數。圖1給出對應k=8時(shí)，實(shí)信道的頻譜分配情況。需要指出的是由于實(shí)信號的頻譜是對稱(chēng)的，所以只有4個(gè)獨立的信道。

采用上述方法進(jìn)行信道劃分有些頻點(diǎn)無(wú)法識別，為確保整個(gè)覆蓋帶寬內無(wú)盲區，信道的劃分選擇相鄰信道50％交疊，即擴大每個(gè)信道的處理帶寬，如圖2所示。

1. 2 多相濾波器組結構
本文采用高速高效數字信道化結構完成信道化接收，其數學(xué)模型如圖3所示。
圖3中K為系統劃分的信道數，M為每個(gè)信道的抽取倍數且K=FM。H(n)為原型低通濾波器的單位沖擊響應，K個(gè)帶通濾波器都是通過(guò)該原型濾波器調制生成的，即均勻濾波器組的多相濾波分量。
第k個(gè)信道輸出為：

即為圖3的結構，該結構的信道化過(guò)程是在1／M的信號輸入速率下進(jìn)行的，可以降低整個(gè)過(guò)程的運算量，使系統的復雜度和數據速率大大降低，實(shí)時(shí)處理能力得到提高。
要實(shí)現480～960 MHz的16信道劃分，所以選取K=16。選擇無(wú)盲區相鄰信道50％交疊的信道化分形式，F應該為2。根據上述原理M=8，信號需進(jìn)行8倍抽取。