基于FPGA的多路圖像采集系統的軟件設計

摘要：分析了現有的視頻采集方案的研究現狀，對如何采用CCD攝像頭采集多通道、高分辨率、高質(zhì)量的圖像以及基于FPGA的嵌入式圖像采集系統的實(shí)現方法做了研究。與傳統圖像采集系統相比，該系統主要利用四片視頻解碼芯片SAA7113H和兩片FPGA完成對四路圖像的同時(shí)采集、存儲和顯示，能根據FPGA里UART模塊接收到的指令切換一路圖像在LCD或是VGA上全屏顯示。實(shí)現了對兩個(gè)FPGA的級聯(lián)配置，針對視頻解碼芯片ADV7181B，實(shí)現了I2C總線(xiàn)配置、ITU656解碼以及數據格式的轉換。并根據多次實(shí)驗，時(shí)最終顯示圖像的抖動(dòng)現象作了分析和提出解決方法。結果證明，該系統具有低成本、高可靠、靈活性好等特點(diǎn)。
關(guān)鍵詞：SAA7113H；FPGA；ITU565；圖像采集

工業(yè)現場(chǎng)因為環(huán)境復雜，實(shí)時(shí)性要求高，常常需要對一處或多處重要位置同時(shí)進(jìn)行監控，且能夠在需要時(shí)切換其中一幅畫(huà)面全屏顯示。這就要求設計一種實(shí)時(shí)視頻監控系統，既能夠滿(mǎn)足工業(yè)現場(chǎng)應用的特殊環(huán)境，具有體積小、功耗低、可定制的特點(diǎn)，又能夠對多點(diǎn)進(jìn)行同時(shí)采集和同屏顯示以及對其中的一路進(jìn)行切換。
國內現有的視頻監控方案一般是采用CCD攝像頭+視頻解碼芯片(如SAA7113H／ADV7181B)+FPGA／CPLD+DSP的模式實(shí)現，其中視頻解碼芯片用來(lái)對CCD攝像頭采集的模擬信號進(jìn)行AD轉換，FPGA／CPLD對數據采集進(jìn)行控制，DSP最終對數據進(jìn)行處理。這種方法開(kāi)發(fā)周期長(cháng)，成本高，且可更改性差。
本文介紹的系統主要由兩片Altera公司的CycloneⅡ系列的EP2C8Q20818和飛利浦公司的視頻解碼芯片SAA7113H以及外存儲器件SRAM等組成。兩片FPGA分別完成前端圖像的采集和后端數據的處理，視頻解碼芯片完成模擬信號向數據信號的轉換，存儲器件在FPGA的控制下起到數據緩存作用。

1 系統描述
系統主要分為采集模塊、解碼模塊、數據格式轉換模塊、存儲模塊、UART模塊和LCD／VGA顯示模塊，如下圖1所示。四片視頻解碼芯片在FPGA1的控制下通過(guò)I2C總線(xiàn)完成配置和初始化過(guò)程，輸出8位與CCIR656兼容的YCrCb 4：2：2格式的視頻數據，同時(shí)還包括行同步HS、場(chǎng)同步VS和奇偶場(chǎng)RTS0等信號。由于顯示終端支持的是標準的RGB格式的數據，所以要對視頻解碼芯片輸出的YCrCb 4：2：2格式數據進(jìn)行轉換。經(jīng)轉換所得的RGB數據在FPGA2的控制下，配合相應的時(shí)序信號，截取要顯示的有效的640x480個(gè)像素，乒乓存入兩個(gè)SRAM中，并最終在：LCD ／VGA顯示模塊的控制下將數據顯示在屏幕上。UART通訊模塊集成在FPGA里，通過(guò)PC機的串口發(fā)送相應的控制命令，FPGA接收后切換相應通道的畫(huà)面。

2 系統軟件結構
系統軟件主要由采集模塊、解碼模塊、存儲模塊、顯示模塊和UART模塊組成，軟件結構如圖2所示。