一種跳頻MSK信號檢測算法及FPGA 實(shí)現

　　2.4 信號識別的實(shí)現

　　信號識別的主要模塊是平方運算和信號的幅度譜分析。為了體現MSK 信號的特征，對經(jīng)過(guò)正交下變頻得到的數據進(jìn)行平方運算。如果直接對數據進(jìn)行常規的平方處理，結果會(huì )產(chǎn)生零頻分量，對后續處理造成不利影響。為了消除這種影響，需要將正交的復數據進(jìn)行坐標變換，轉變成幅度和相位的表示形式。這樣再進(jìn)行平方運算時(shí)，保持幅度值不變，相位值變成原來(lái)的2 倍并經(jīng)過(guò)相位解卷繞處理，最后再經(jīng)過(guò)坐標反變換，得到經(jīng)過(guò)平方運算的復數據。

　　坐標變換可采用計算器（CORDIC） 運算IP 核實(shí)現，有利于節省硬件資源，提高運算效率。

　　幅度譜分析模塊通過(guò)粗測頻引導確定信號到來(lái)，對經(jīng)過(guò)平方運算的零中頻數據進(jìn)行FFT處理，得到信號的幅度譜。進(jìn)行譜分析時(shí)按照如下步驟：

　?、?提取過(guò)檢測門(mén)限的譜峰點(diǎn)；

　?、?確定最大譜峰的位置；

　?、?確定距離最大譜峰位置左右5 MHz 處是否存在與最大譜峰值相差不大的譜峰；

　?、?檢測2 個(gè)譜峰連線(xiàn)的中點(diǎn)位置是否是2 倍的有效信道載頻頻點(diǎn)。

　　經(jīng)過(guò)以上步驟，完成了MSK 信號的識別。

　　3 試驗結果

　　為了驗證算法實(shí)現是否能正確截獲并識別MSK 目標信號，使用泰克公司的任意信號發(fā)生器AWG7122B 模擬產(chǎn)生了目標信號環(huán)境，并使用硬件平臺進(jìn)行了接收測試，為了便于觀(guān)察計算結果，使用Xilinx 公司的在線(xiàn)邏輯分析儀軟件ChipScope 截取了FPGA 內部的運算數據和結果。

　　使用任意信號發(fā)生共設置了3 個(gè)信號，

信號1參數如下：

　　信號形式： 脈沖；

　　信號時(shí)長(cháng)： * s;

　　信號間隔： 13 s;

　　脈內調制：MSK;

　　碼元速率： 5 MHz;

　　信號2 的參數如下：

　　信號形式： 單頻脈沖；

　　信號時(shí)長(cháng)： 5 s;

　　信號間隔： 50 s;

　　信號3 的參數如下：

　　信號形式： 脈沖；

　　信號時(shí)長(cháng)： 8 s；

　　信號間隔： 300 s；

　　脈內調制： 線(xiàn)性調頻；

　　帶寬： 1 MHz。

　　其中MSK 信號設置為脈沖間頻率跳變，跳頻點(diǎn)3 個(gè)，間隔30 MHz, 單頻脈沖信號跳頻點(diǎn)6 個(gè)，間隔10MHz, 線(xiàn)性調頻信號載頻固定。

　　在FPGA 中經(jīng)過(guò)相應處理得到3 種信號的譜分析結果，應用ChipScope 軟件可在線(xiàn)獲得FPGA 內部數據，將數據導入MATLAB 處理后得到3 種信號的幅度譜圖，如圖4、圖5 和圖6 所示。

　　試驗結果表明，該設計能夠實(shí)現對目標信號的實(shí)時(shí)截獲和準確識別。

　　4 結束語(yǔ)

　　該文提出了一種FPGA 可實(shí)現的跳頻MSK 信號實(shí)時(shí)截獲和識別的設計方案，經(jīng)過(guò)試驗證明，可以對寬帶跳頻信號進(jìn)行實(shí)時(shí)的截獲，并能夠對其中的MSK 目標信號完成準確識別，可應用于針對特定目標的通信偵察系統，具有較高的應用價(jià)值。