<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > Xilinx FPGA抗輻射設計技術(shù)研究

Xilinx FPGA抗輻射設計技術(shù)研究

作者: 時(shí)間:2011-07-20 來(lái)源:網(wǎng)絡(luò ) 收藏

摘要:針對 在航天應用中的可行性,文章分析了 的結構以及空間效應對的影響,結合實(shí)際工程實(shí)踐給出了提高其可靠性的一有用辦法和注意事項,如冗余設計、同步設計、自檢等。表明配置信息的周期刷新和三模冗余設計是減輕單粒子效應的有效方法。
關(guān)鍵詞:可編程邏輯門(mén)陣列;總劑量效應;單粒子翻轉;單粒子閂鎖;單粒子功能中斷;單粒子燒毀:?jiǎn)瘟W铀?br />
0 引言
空間環(huán)境中的帶電粒子會(huì )導致航天器電子系統的半導體器件發(fā)生單粒子效應,嚴重影響航天器的可靠性和壽命,其中高能質(zhì)子和重離子是導致單粒子效應的主要因素。必須對航天器用電子元器件的單粒子效應進(jìn)行評估,采取一定的抗加固措施,提高其可靠性。因此,空間輻射的單粒子效應研究具有重要意義。
基于SRAM的FPGA在航天領(lǐng)域受到極大關(guān)注。公司的FPGA相繼在MARS2003 Lander(JPL)XQR4062XL:Controlling Pyrotechnics、MARS2003 Rover(JPL)XQVR1000:Motor Control、GRACE(NASA、XQR4036XL:Sensor等任務(wù)中成功應用之后,國外航天界對Xilinx FPGA的應用興趣大增。我國相關(guān)領(lǐng)域對XilinxFPGA的航天應用正處在研究階段,對其中亟待解決的可靠性設計問(wèn)題研究相對較少,本文根據作者在某衛星載荷設備信號處理器中的實(shí)踐對Xilinx FPGA(以下簡(jiǎn)稱(chēng)FPGA)的可靠性進(jìn)行了研究。

1 Xilinx FPGA介紹
Xilinx SRAM型FPGA主要由以下幾部份組成,圖1所示為Virtex II FPGA的結構圖。

本文引用地址:http://dyxdggzs.com/article/191092.htm

a.JPG


(1)配置存儲器(Configure Memory):FPGA可以看作配置存儲器和受其控制的可配置邏輯資源兩層的疊加。配置存儲器是FPGA內部的一個(gè)大容量存儲器,控制著(zhù)可配置邏輯資源,如布線(xiàn)資源、可編程邏輯資源、數字時(shí)鐘等邏輯功能。配置存儲器的失效將造成FPGA功能的持久失效(直至重新配置成功)。
(2)布線(xiàn)資源(Routing Resource):布線(xiàn)資源是FPGA內部邏輯功能單元互聯(lián)的通道,它將用戶(hù)設計的各個(gè)邏輯功能模塊連在一起。
(3)可編程I/O(Programmable I/O):FPGA的輸入輸出接口,通常情況下I/O腳可以設置成輸入、輸出、高阻態(tài)、雙向I/O。
(4)可編程邏輯單元(CLB:Configurable LogicBlock):可編程邏輯功能單元是FPGA的細胞,通過(guò)它可以完成各式各樣的邏輯功能。
(5)塊存儲器(Block Select-RAM)和乘法器(Multiplier)等:FPGA內部集成的硬件存儲器和乘法器,用以實(shí)現快速的數字運算。
(6)數字時(shí)鐘管理模塊(DCM:Digital ClockManager):FPGA內部的時(shí)鐘管理單元。通過(guò)它可以對輸入時(shí)鐘進(jìn)行倍頻、分頻處理,同時(shí)還可以減小時(shí)鐘的抖動(dòng),提高時(shí)鐘的驅動(dòng)能力。
目前FPGA的工藝水平從Virtex系列的220mm發(fā)展到Virtex II的150mm,一直到現在Virtex 4系列高密度FPGA的90nm,雖然抗總劑量效應能力在不斷增強,但是隨著(zhù)器件的核電壓的降低、門(mén)數的劇增,單粒子效應會(huì )越來(lái)越明顯。因此FPGA上述組成部分,如配置存儲器、CLB和塊存儲器的抗輻射可靠性設計越來(lái)越重要。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: Xilinx FPGA 輻射 設計技術(shù)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>