基于FPGA的存儲測試系統的設計
加入技術(shù)交流群
設計可選采樣頻率有八種，如圖3中1 MHz～1 kHz，都是由FPGA的時(shí)鐘模塊分頻而來(lái)，可根據實(shí)際情況修改。S1、S2為環(huán)境選擇信號；P0～P2、P3～P5、P6～P8三組信號分別是三個(gè)環(huán)境的采樣頻率控制字，在測試前根據環(huán)境采樣頻率的需要來(lái)編程設定；模塊mux8為8選1數據選擇器，根據輸入的三個(gè)控制字來(lái)選擇對應的采樣頻率輸出。系統上電后，環(huán)境選擇信號S1、S2為“00”，模塊mux3將1環(huán)境的采樣頻率控制字P0、P1、P2輸入到模塊mux8中，系統自動(dòng)以1環(huán)境的采樣頻率進(jìn)行采樣；2環(huán)境的觸發(fā)信號到來(lái)時(shí)，S1、S2由“00”跳變?yōu)?ldquo;10”，2環(huán)境的采樣頻率控制字P3～P5送到mux8中，以2環(huán)境的采樣頻率進(jìn)行采樣；當3環(huán)境的觸發(fā)信號來(lái)臨，S1、S2由“10”跳變?yōu)?ldquo;11”，3環(huán)境的采樣頻率控制字P6～P8被選中，系統以3環(huán)境的采樣頻率采樣。
3 實(shí)驗驗證
該實(shí)驗對標準信號發(fā)生器輸出的正弦波信號進(jìn)行采集和存儲，采樣策略選擇為三環(huán)境采樣，1環(huán)境采樣頻率為1 MHz，2環(huán)境為100 kHz，3環(huán)境為50 kHz，外觸發(fā)進(jìn)入1環(huán)境，計數觸發(fā)進(jìn)入2環(huán)境，計數值128 kW，計數觸發(fā)進(jìn)入3環(huán)境，計數值32 kW。系統采樣完畢后，連接到計算機通過(guò)上位機軟件讀取數據，實(shí)驗波形如圖4。本文引用地址：http://dyxdggzs.com/article/191009.htm
設置為計數128 kW進(jìn)入2環(huán)境，計數32 kW進(jìn)入3環(huán)境，而系統負延遲為8 kW，分為4個(gè)通道，因此1、2環(huán)境的分界點(diǎn)為(128+8)·1024／4=34816點(diǎn)，2、3環(huán)境的分界點(diǎn)為(128+8+32)*1024／4=43008點(diǎn)，實(shí)驗波形與計算值相符。如表1所示：
通過(guò)上表可以看出，系統變頻采樣模塊的設計滿(mǎn)足系統的要求，并且系統是完全按照設定的采樣策略進(jìn)行采樣的。
4 結束語(yǔ)
介紹了一種用FPGA實(shí)現的動(dòng)態(tài)測試存儲測試系統。通過(guò)實(shí)驗驗證，表明系統能對信號進(jìn)行不失真采樣存儲。證實(shí)了所設計的采樣策略對多種變化規律的信號采集具有通用性，實(shí)現了對信號的變頻采樣，擴展了系統的應用范圍。
評論